搜索【verilog，】的结果-好快吧下载

modelsim10.7crack（破解方法）

modelsim10.7文件及方法。
软件查看另一个分享。
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
ModelSim10.7可与QuartusII18.0以及VIVADO2018.X版本无缝连接，并且完美支持最新器件型号，例如ZYNQ以及7的开发等。
并且目前FPGA+ARM的ZYNQ方案较为火热，ModelSim10.7更为改方案提供更加便捷的仿真。

2024/7/12 11:52:50 114B 软件

1

可综合的8位串并转换verilog代码

简单的串行数据到8位并行数据的转换，verilog语言描述

2024/7/7 15:56:47 351B 串并 verilog

1

使用Verilog实现的32位RISC处理器，4级流水线

微机原理课程大作业，大家可以参考。
由多个v文件组成，包括了ALU、控制器、存储器、各种寄存器、多路选择器、符号扩展器、流水线、冒险、前传都有。
并且各文件的接口很清晰。

27KB 处理器 流水线 32位 微机原理

1

系统全局时钟控制模块的verilog实现

利用verilog编写系统时钟模块，调用dll的IP核，将输入50MHz的系统时钟信号分频或扩频成所需要的24MHz和100MHz信号，简单易行，亲测可用

2024/7/3 18:22:08 3.3MB verilog clock fpga

1

单周期CPU的Verilog设计代码

single_period_CPU_opt.zip内部完整代码仿真测试都通过

2024/7/2 21:52:18 426KB CPU 单周期 verilog

1

基于verilog的小数分频

这是一个基于verilog的小数分频，在FPGA开发设计中，分频模块必不可少的会用到。

2024/7/2 9:48:22 292KB verilog 小数分频

1

串口通信verilog代码

非常好的描述串口通信的verilog代码，非常全，包括收发双方的代码，还涉及到自定义串口通信指令

2024/7/1 8:53:36 76KB 嵌入式 串口通信 Verilog 自定义指令

1

ECC点乘verilog硬件实现

实现了ECC点乘，二进制伽罗瓦域，顶层点乘算法模块使用了一篇论文中介绍的高速点乘运算

2024/6/29 22:14:08 13KB verilog，

1

32位ARM的ALU设计（基于FPGA）

本资源是用Verilog语言书写的32位ARM的ALU设计，FPGA实现。

2024/6/28 3:12:44 248KB 32位ARM ALU FPGA Verilog

1

数字设计与Verilog实现第5版[（美）马诺，（美）奇莱蒂著]_高清带索引书签目录中文版

数字设计与Verilog实现第5版[（美）马诺，（美）奇莱蒂著]_高清带索引书签目录_电子工业出版社_P370_2015.01_13693982_中文版

2024/6/27 11:40:06 117.87MB 数字设计 Verilog 实现高清

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源