信号发生器又称信号源或振荡器,在生产实践和科技领域中有着广泛的应用。
能够产生多种波形,如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片,但其频率不高,稳定性较差,且不易调试,开发和使用上都受到较大限制。
随着可编程逻辑器件(FPGA)的不断发展,直接频率合成(DDS)技术应用的愈加成熟,利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,成本更低,操作更加灵活,而且还能根据要求在线更新配置,系统开发趋于软件化、自定义化。
2025/3/6 7:46:20 46KB FPGA
1
基于HLS的Tiny_yolo卷积神经网络加速研究,从论文的角度对基于FPGA的深度学习实现方法进行了说明
2025/3/5 16:28:34 2.43MB FPGA HLS YOLO 深度学习
1
此程序完成的是FPGA接收上位机发送的多字节串口数据的工作,并把不同的字节分配给不同的寄存器,以完成相应的控制工作。
(内含详细说明)
2025/3/5 12:37:38 4KB Verilog 串口接收 多字节
1
基于xilinx的FPGA,有关TCP/IP通信的参考demo
2025/3/4 5:17:52 82KB TCP/IP协议 FPGA EDK
1
FPGA电子时钟用verilog语言可实现时间调节时间暂停利用计数分频器状态转移图
1
数字通信同步技术的MATLAB与FPGA实现完整pdf和配套源码
2025/2/28 21:13:24 202.01MB 数字通信
1
采用XilinxFPGASpartan6系列FPGA的原理图,包括SDI\HDMI、以太网等接口。
2025/2/25 3:30:44 797KB FPGA Xilinx 原理图
1
(本人小论文代码,通过验证)本文提出一种新的FIR滤波器FPGA实现方法。
讨论了分布式算法原理,并提出了基于分布式算法FIR滤波器的实现方法。
通过改进型分布式算法结构减少硬件资源消耗,用流水线技术提高运算速度,采用分割查找表方法减小存储规模,并在Matlab和Modelsim仿真平台得到验证。
为了节省FPGA逻辑资源、提高系统速度,设计中引入了分布式算法实现有限脉冲响应滤波器(FiniteImpulseResponse,FIR)。
由于FIR滤波器在实现上主要是完成乘累加MAC的功能,采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。
而采用分布式算法(DistributedArithmetic,DA),将MAC运算转化为查找表(Look-Up-Table,LUT)输出,不仅能在硬件规模上得到改善,而且更易通过实现流水线设计来提高速度。
因此本文采用分布式算法设计一个可配置的FIR滤波器,并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。
1
通过FPGA驱动采样电路AD9226采样信号,通过pingpong缓存数据,实现FFT变换,得到信号的频谱,通过内核通知TFT液晶屏显示。
2025/2/23 16:21:45 32.78MB FPGA AD9226 pingpong FFT变换
1
《基于FPGA的数字图像处理原理及应用》第五章系统仿真Qt测试程序&FPGA;程序
2025/2/23 14:33:54 66.23MB FPGA 数字图像处理 Qt 系统仿真
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡