具体看博客:https://blog.csdn.net/qq_33231534/article/details/108424647DDS全称为直接数字频率合成(DirectDigitalSynthesis),其基本原理是在一个周期波形数据下,通过选取其中全部数据或抽样部分数据组成新的波形,由奈奎斯特采样定理可知,最低两个采样点就可以组成一个波形,但实际上最少需求4个点。
其原理框图如下
2022/10/9 16:49:48 22.08MB fpga verilog
1
C言语,基于51单片机的DDS信号发生器(AD9833)程序
2015/3/25 21:38:22 83KB DDS AD9833
1
完好的DDS工程文件,平台是Quartus13.0,包含modelsim仿真文件,文档里含有代码,适合初学DDS用户使用
2018/10/21 14:11:21 3.25MB DD;Verilog
1
DDS信号发生器毕业设计包括原理图和程序代码框图等设计可以直接运用
2017/9/2 8:56:18 97.36MB DDS信号
1
1、这是我们竞赛时的第二个实验,要求是制作一个DDS信号发生器。
2、我在网上找了很多的资料,现在也一并共享吧。
有南京理工大学的一个与这个实验相近的一个讲解,我觉得这个给我的帮忙是很大的。
另外一个对我帮忙很大的一个文档是NH文件---基于FPGA的DDS信号源的设计。
这两个文件由于与我的实验课题是一样的,所以参考价值很大,几乎我的设计思想由这两个文件左右的3、我先讲解一下我在这个实验中遇到的问题,如果有遇到相类似问题的朋友,希望可以对你有所协助。
首先是ROM的定制问题,就是正弦函数查找表的设计,可以用两种方法。
一种是用MATLAB,一种用excil,为了方便我把这两个文件一起放在这里了。
(一个是makedata,用MATLAB打开就可以了,另外一个就是“rom--数据.xcl”文件,里面的设置可能不同,能看得懂本质是一样的,两者弄出来的数据是不同的,因为我在制作中修改了许多次的缘故。
4.最后,我把输出是16进制的整个文件作为参考一并放在这个文件夹里就是“dds_16_show—-作为参考”这个文件夹。
(考虑到FPGA里的显示管有限的缘故,因为如果用10进制的,要6个数码管,而用16进制的就只用5个就OK了)
2016/3/10 2:54:04 12.63MB dds 正弦信号发生器 VHDL Quartus
1
《基于FPGA的任意信号发生器》毕业论文完好稿,详细描述了用FPGA实现DDS信号发生器的方法,适合做毕设的同学参考
2022/9/6 23:15:10 196KB 信号发生器 DDS FPGA
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡