RISC_V多周期CPU设计，里面包含基于最新提出的RISC_V指令集设计的多周期CPU，使用Verilog语言，代码正文详细，提供官方给出的测试样例，RV32I基本整数指令四十多条指令都有实现，波形仿真通过。
2018/9/6 6:24:35
60KB
1
verilog编程实现了MIPSCPU的多周期实现。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
。
2020/2/5 16:20:40
166KB
1
使用ise开发；
实现了三种类型一共43条指令；
包括了本次的实验报告；
通过定向处理了冲突，对于load和rr型指令采用暂停一周期再定向处理；
实现了三种类型一共43条指令；
包括了本次的实验报告；
通过定向处理了冲突，对于load和rr型指令采用暂停一周期再定向处理；
2015/7/2 1:34:13
8.69MB
1
其中包含1.利用logisim实现斐波那契数列、Moore及Mealy型有限形态机等题目的电路，及利用logisim实现单周期CPU。
2.利用verilog实现单周期及多周期流水线CPU。
3.利用Mars编写汇编，包括哈密顿回路、循环递归等题目代码
2.利用verilog实现单周期及多周期流水线CPU。
3.利用Mars编写汇编，包括哈密顿回路、循环递归等题目代码
2022/10/4 10:00:08
10.17MB
1
采用多周期方式实现了MIPS的54条指令，包含CP0，具体指令参见压缩包中的PDF文件。
配有54条指令仿真测试的coe文件以及每一条指令单独测试文件和测试结果，在Vivado2016和Modelsim上验证通过。
同时配有数据输入输出关系表，控制信号变化关系表，多周期形态转移图以及总数据通路。
配有54条指令仿真测试的coe文件以及每一条指令单独测试文件和测试结果，在Vivado2016和Modelsim上验证通过。
同时配有数据输入输出关系表，控制信号变化关系表，多周期形态转移图以及总数据通路。
2016/2/6 22:47:55
1.75MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB