详细提供verilog语言编写的秒表源代码及时序仿真图
2024/5/2 16:57:02 391KB verilog语言 秒表 源代码
1
完整的正弦信号发生器verilog程序代码,仿真已通过
2024/4/29 22:28:52 4.04MB 正弦波 verilog
1
FPGA与测温芯片DS18B20的通信实现,用verilog语言编写。
有实际验证过的工程,有实验报告,有DS18B20的资料,适合快速了解。
2024/4/29 11:40:16 1.15MB FPGA DS18B20 verilog实现
1
数字逻辑基础与Verilog设计中文版,原书第3版,斯蒂芬·布朗
2024/4/26 21:27:29 105.12MB Verilog
1
带冒险的5级MIPS流水线设计报告,24页十分详细,与资源Vivado下用Verilog编写的带冒险的5级MIPS流水线配合使用
2024/4/25 11:57:09 2.82MB Verilog MIPS流水线
1
基于Verilog的奇偶分频器设计源码及对应的testbench,供大家一起学习。
2024/4/23 12:37:40 924B verilog fpga 分频器 数字电路
1
这是NANDFLASH控制器的verilog源码,很有参考价值!这是NANDFLASH控制器的verilog源码,很有参考价值!
2024/4/23 3:05:16 5KB NAND FLASH
1
一般都是用modesim和maltab但是这款iverilog的小程序,也能完成编译verilog用gtkwave来看波形这个是一个安装脚本,需要下载对应的安装包
2024/4/22 10:12:43 2KB iverilog
1
本文用Verilog语言实现了汉明码的编码和译码。
在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器,写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。
2024/4/21 5:50:56 323KB fpga
1
c语言的adpcm转换程序包括了verilog的代码
2024/4/18 17:41:32 4KB adpcm
1
共 730 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡