完好的DDS工程文件,平台是Quartus13.0,包含modelsim仿真文件,文档里含有代码,适合初学DDS用户使用
2018/10/21 14:11:21 3.25MB DD;Verilog
1
本书着眼于实践,引见了FPGA设计开发的大量技巧,内容包括Xilinx开发软件ISE的使用技巧、Altera开发软件Quartus的使用技巧、仿真工具ModelSim的使用技巧、综合工具Synplify的使用技巧以及设计数字电路的一般技巧。
而且立足于实际,引见的技巧都是在实际开发中经常使用到的,作者结合多年的工作经验组织编写了这本书书中总结了各种使用技巧并且提供了具体的使用方法和实例。
读者可以参考书中的技巧,通过实际动手操作掌握各个技巧的使用方法,并且在实际开发工作中运用。
本书可以作为高等院校电子工程、通信工程、计算机、自动化等专业的教材,也可以作为电子工程师的参考手册。
1
在测试文件中,设定串口发送模块发送的内容,并发给接收模块接收端,通过仿真,可知接收模块接收内容和发送内容分歧
2018/9/18 5:30:51 40KB FPGA串口 多字节通信
1
数字系统设计;
音乐播放器;
verilog言语;
modelsim;
ISE
2019/7/10 17:32:22 8KB 数字系统设计
1
用于破解IntelFPGA版本的Modelsim,从别处转载而来,实测与IntelFPGA17.0相配的ModelSim破解乐成。
2017/4/20 4:36:43 635KB ModelsimInte 破解工具
1
ModelSim电子零碎分析及仿真是一本学习Modelsim软件的书籍,在FPGA开发中必不可少的一个软件
2020/1/19 16:25:10 46.7MB ModelSim Verilog
1
网盘下载,整理很幸苦,从6.0到最新的10.7-SE各个版本值得珍藏附带破解视频还有视频资料以及各版本安装说明
2017/4/3 11:17:07 684B FPGA CPLD NIOS Models
1
采用多周期方式实现了MIPS的54条指令,包含CP0,具体指令参见压缩包中的PDF文件。
配有54条指令仿真测试的coe文件以及每一条指令单独测试文件和测试结果,在Vivado2016和Modelsim上验证通过。
同时配有数据输入输出关系表,控制信号变化关系表,多周期形态转移图以及总数据通路。
2016/2/6 22:47:55 1.75MB 多周期 54条指令 CPU Verilog
1
本资源利用FPGA实现了QPSK全数字调制解调器设计,其中包括调制模块和载波恢复和位同步模块,并编写了testbench文件,可经过modelsim仿真查看波形
2022/9/7 20:56:13 11.96MB FPGA QPSK 调制解调 Modelsim
1
使用Modelsim通过Verilog言语实现Huffman编码器、解码器,并在一个总的testbench中对其进行测试与联调
2022/9/7 10:22:25 141KB Huffman Verilog
1
共 113 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡