verilog代码实现pwm输出,并用三个按键来进行pwm的频率、占空比在数码管上的显示,第一个按键控制数码管显示频率还是占空比,第二个按键是增加频率或占空比,第三个按键则是减少频率或占空比,频率范围500-20kHz(数码管不显示单位默认为Hz),占空比范围(0.1-0.9)
2024/9/24 16:38:50 4KB pwm 数码管显示 按键
1
该代码实现了基于Cordic算法的双曲函数计算,程序用硬件描述语言Verilog实现。
并与ISE自带的Cordic算法IP核作了计算比较,可用ISE自带Isim软件仿真。
2024/9/24 6:14:31 2.4MB 双曲函数
1
实现的简单的Verilog进行十进制加减乘除,适合初学者。
2024/9/24 5:38:55 1.15MB Verilog
1
基于verilog的PRESENT加密算法,包含源码、testbench、QuartusII的波形文件等等,加密结果检验正确,可以通过modelsim看所有中间变量结果。
2024/9/14 1:44:10 7KB HDL 密码算法 加密
1
verilog实现FFT,自己添加IP核模块。
2024/9/7 18:15:53 71KB FPGA FFT
1
用verilog实现的微程序型的简单CPU源代码,严格按照计算机组织与结构中CPU结构的设计,已测试可以运行。
2024/9/5 15:26:49 11KB verilog cpu
1
基于FPGA用Verilog实现的1024点FFT源码程序,本程序完整描述的FFT的算法,是编写FFT程序的好助手!助你快速掌握FFT!
2024/7/30 7:49:02 973KB Verilog FFT 源码
1
用verilog模拟3-8译码器实现拨码开关控制控制数码管显示
1
包含有符号乘法器以及无符号乘法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证通过
2024/7/19 12:29:53 2KB 乘法器 Verilog
1
verilog实现八位数码管显示,该模块输入BCD码,就可以显示
3KB verilog
1
共 107 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡