https://download.csdn.net/download/qq_41739364/86339152
2024/10/1 23:17:35 2.08MB python
1
设计的综合性环境,也是适合SOPC的最全面的设计环境。
它拥有现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)设计...本文以QuartusII4.0为设计平台,以FPGA为核心,设计了一个具体数字系统即带计时器功能的秒表系统
2024/8/31 21:10:14 137KB quartus ii 秒表
1
本矩阵键盘扫描接口实验是基于VHDL语言的可编程逻辑器件的设计,使用的芯片为FPGA或CPLD,软件为Quartusii
2024/7/24 20:43:03 1.51MB 矩阵键盘扫描接口 FPGA VHDL语言
1
TMS320F2812例子程序,DSP2812学习板原理图,F2812开发板板上的CPLD源代码,DSP2812M_examples
2024/7/22 19:07:47 32.25MB DSP TMS320F2812
1
Xilinx.CPLD源码参考设计.7z
2024/6/29 19:37:29 4.76MB Xilinx.CPLD源码参考设
1
CPLD的DS,复杂可编程逻辑器件
2024/6/11 15:28:31 838KB 复杂可编程逻辑器件
1
用CPLD实现单片机与ISA总线接口的并行通信,电路结构简单、体积小,1片CPLD芯片足够,并且控制方便,实时性强,通信效率高。
本设计方法已成功地应用于作者开发的各种数据采集系统中,用作单片机与PC104之间的并行数据通信,效果非常理想。
2024/6/6 0:54:01 145KB CPLD 单片机 ISA总线 并行通信
1
为解决弱信号条件下卫星导航接收机的定位问题,采用惯性导航辅助卫星导航的方案,设计构建了一个捷联惯性导航平台。
在这个平台中,选用了美国模拟器件公司生产的采用SPI和I2C数字输出的三轴加速度计ADXL345。
该器件在CPLD的控制下输出数据,与陀螺输出数据一起在单片机中完成组帧,通过RS232串口发往导航计算机,完成捷联计算并向卫星导航提供惯性辅助信息。
ADXL345作为惯性测量单元的核心部件,其工作稳定,使用方便,采用10Hz数据输出率和全比特模式约3.9mg/LSB的分辨率,能够满足系统设计需求。
实验表
1
基于CPLD的生日贺卡(实现点阵,液晶,键盘,数码管,蜂鸣器),走过路过不要错过
2024/6/2 20:04:45 1.18MB CPLD,FPGA
1
有关EDA方面的毕业论文设计基于CPLD电子存包系统的设计
2024/4/25 5:25:52 46KB CPLD EDA
1
共 59 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡