VGA控制器的设计与实现，本设计使用FPGA芯片EP2C35F672C6，在QuartusI工作平台下，利用verilog硬件描述语言实现。
文件包含完整代码、仿真图、及课程详细报告。
文件包含完整代码、仿真图、及课程详细报告。
2025/12/14 11:10:39
60.29MB
1
用verilogHDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至百分之一秒的计时，注释比较清晰，容易看懂，还可以增加小时的计时功能
2025/12/2 12:19:40
2KB
1
IEEEStandardforVerilogHardwareDescriptionLanguage官方PDF文档，有Verilog语法问题可以查阅
2025/11/30 15:08:48
3MB
1
实现的功能：1.设计一个十秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。
2.设计电路实现三人抢答。
3.实现用LCD1602显示当前比赛进行的状态。
各个状态如下：（1）抢答前显示开始抢答和该问题为第几个问题（共有5题）：“Begin！”“Question-x”。
（2）若在十秒的该抢答时间内无人抢答，显示失败，下一题。
“Failtoquiz!“”Next！“。
（3）抢答后显示抢答选手姓名，如：“Respondent”“Zhangsan”。
（4）选手抢到题后该选手指示灯亮，回答完毕或回答时间到熄灭。
（5）若选手在六十秒的回答时间内未完成回答则显示失败。
“Failure！“若在有效的十秒内回答完毕则由裁判对回答的正误判断分别显示“Congratulation！+10““Failure！“。
如此反复，共进行五次。
（6）当完成竞赛总数（共5题）题目时，显示竞赛结束。
“Endofthequiz!”4.设计计分器对选手的得分进行及时的显示。
（答对一题得一分，答错或回答超时扣一分）
2.设计电路实现三人抢答。
3.实现用LCD1602显示当前比赛进行的状态。
各个状态如下：（1）抢答前显示开始抢答和该问题为第几个问题（共有5题）：“Begin！”“Question-x”。
（2）若在十秒的该抢答时间内无人抢答，显示失败，下一题。
“Failtoquiz!“”Next！“。
（3）抢答后显示抢答选手姓名，如：“Respondent”“Zhangsan”。
（4）选手抢到题后该选手指示灯亮，回答完毕或回答时间到熄灭。
（5）若选手在六十秒的回答时间内未完成回答则显示失败。
“Failure！“若在有效的十秒内回答完毕则由裁判对回答的正误判断分别显示“Congratulation！+10““Failure！“。
如此反复，共进行五次。
（6）当完成竞赛总数（共5题）题目时，显示竞赛结束。
“Endofthequiz!”4.设计计分器对选手的得分进行及时的显示。
（答对一题得一分，答错或回答超时扣一分）
2025/11/21 3:07:41
1.64MB
1
Verilog实现DDS产生正弦波//******************顶层模块***********************//moduleddS_top(clk,sin_out,dac_en,dac_rst,dac_sync,clk_p,clk2);inputclk;//AD时钟源inputclk2;//DA时钟源output[15:0]sin_out;outputregclk_p;outputdac_sync;outputdac_rst;outputdac_en;wire[9:0]out_data;wire[9:0]address;wiredds_bps;/*wireEN,sel;
2025/11/16 12:06:40
4KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB