搜索【Verilog语言】的结果-好快吧下载

FPGA（UART），基于QUARTusII环境，verilog语言编写，

本人自己编写的FPGA异步串口通信模块（UART），基于QUARTusII环境，verilog语言编写，包含仿真和全部程序及说明，验证通过，具有很好的稳定性和参考价值！

2025/9/23 1:10:20 2.16MB FPGA UART

1

基于mealy状态机的密码锁系统设计_全工程

基于mealy状态机的密码锁系统设计，利用Verilog语言在Xilinxvivado平台上开发、FPAG开发板basys3上运行成功

2025/9/5 1:12:46 442KB vivado;FPGA

1

基于verilog语言的数字电子钟设计

基于verilog语言的数字电子钟设计，数码管实时显示时、分、秒的数字时钟（24小时显示模式）；
可以调节小时，分钟；
能够进行24小时和12小时的显示切换；
可以设置任意时刻闹钟，并且有开关闹钟功能；
有整点报时功能，几点钟LED灯闪亮几下。

2025/8/14 10:38:56 3.88MB verilog 电子钟

1

VerilongHDL入门（第三版）夏宇闻

身为初学者夏宇闻的verilog教程第三本最适合初学者（是指以前从来没有接触过verilog语言），它是从宏观的角度来介绍这门课程，但又不乏具体的语法的应用。

2025/8/11 15:53:27 2.59MB verilog 夏宇闻 Verilong HDL

1

HDL实现打地鼠游戏

该该代码使用verilog语言实现地鼠游戏，设置一个开始键，复位键，和八个打地鼠键。
游戏一共三关，每关出现八个地鼠。

2025/8/6 21:07:13 28KB 地鼠

1

基于verilog的电梯系统设计

一个电梯系统的课程设计，用verilog语言编写，包含基本的电梯运行逻辑，能够使用

499KB FPGA verilog 电梯系统

1

电梯控制VERILOG语言

八层电梯控制器分模块顶层用图形有相应的规则设计

2025/8/3 2:45:50 75KB verilog

1

基于Verilog多功能电子钟

Verilog语言，Basys3平台，vivado编译，多功能电子钟。

2025/7/14 9:24:47 9KB Verilog basys 电子钟 vivado

1

tlv5618驱动

用FPGA实现对tlv5618芯片的驱动，利用Verilog语言实现da的采样

2025/6/18 0:55:07 4KB Verilog

1

verilog实现OFDM程序（全）

利用verilog语言开发OFDM程序，在Xilinx公司的ISE软件环境下调试通过。

2025/4/27 7:36:47 3.61MB verilo FPGA OFDM 无线通信

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源