用Verilog语言设计的流水线CPU,资源里包含了源代码及流水线CPU结构图,与大家分享下。
2025/3/2 2:03:36 9.74MB MIPS CPU Verilog 流水线
1
用Verilog语言设计的流水线CPU,资源里包含了源代码及流水线CPU结构图,与大家分享下
2024/11/3 22:55:31 9.74MB MIPS Verilog
1
本科生计算机组成原理课程大作业,使用XilinxN4开发板,实验过程中实现了:54条指令的多周期MIPS指令集CPU的设计
2024/8/14 11:57:23 26.94MB CPU MIPS54 多周期 N4开发板
1
一、设计目标设计目的:设计一个含有36条指令的MIPS单周期处理器,并能将指令准确的执行并烧写到试验箱上来验证设计初衷1、理解MIPS指令结构,理解MIPS指令集中常用指令的功能和编码,学会对这些指令进行归纳分类。
2、了解熟悉MIPS体系中的处理器结构3、熟悉并掌握单周期处理器CPU的原理和设计4、进一步加强Verilog语言进行电路设计的能力二、实验设备1、装有xilinxISE的计算机一台2、LS-CPU-EXB-002教学系统实验箱一台三、实验任务1.、学习MIPS指令集,深入理解常用指令的功能和编码,并进行归纳确定处理器各部件的控制码,比如使用何种ALU运算,是否写寄存器堆等。
2、单周期CPU是指一条指令的所有操作在一个时钟周期内执行完。
设计中所有寄存器和存储器都是异步读同步写的,即读出数据不需要时钟控制,但写入数据需时钟控制。
故单周期CPU的运作即:在一个时钟周期内,根据PC值从指令ROM中读出相应的指令,将指令译码后从寄存器堆中读出需要的操作数,送往ALU模块,ALU模块运算得到结果。
如果是store指令,则ALU运算结果为数据存储的地址,就向数据RAM发出写请求,在下一个时钟上升沿真正写入到数据存储器。
如果是load指令,则ALU运算结果为数据存储的地址,根据该值从数据存RAM中读出数据,送往寄存器堆根据目的寄存器发出写请求,在下一个时钟上升沿真正写入到寄存器堆中。
如果非load/store操作,若有写寄存器堆的操作,则直接将ALU运算结果送往寄存器堆根据目的寄存器发出写请求,在下一个时钟上升沿真正写入到寄存器堆中。
如果是分支跳转指令,则是需要将结果写入到pc寄存器中的。
2024/7/22 14:06:56 2.55MB 计算机组成原 龙芯中科
1
基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现
1
本书涵盖了有关mips处理器的发展历史、运行原理和编程等诸多内容。
首先介绍了mips的发展历史;
然后分别对mips处理器的体系结构、协处理器、cache、中断、内存管理、浮点运算、mips指令集、汇编语言编程、c语言编程、代码的可移植性等细节进行了详细深入的分析;
最后列举了一些mips代码的例子。
  本书不仅内容充实,而且语言通俗易懂,是mips体系结构领域中全面性和易读性结合的很好的一本书,适合学习mips体系结构的初学者;
同时对于mips程序员和高级用户也极有参考价值。
  本书既可用作计算机类、微电子类本科生及研究生教科书和参考书,也可作为从事mips软件开发、计算机体系结构研究和开发人员的参考资料。
2023/10/14 7:52:56 6.23MB MIPS处理器设计透视 MIPS 处理器 CPU
1
本文的主体部分首先详细描述了处理器各个独立功能模块的设计,为后续的整体设计实现提供逻辑功能支持。
随后按照单周期、多周期、流水线的顺序,循序渐进的围绕着指令执行过程中需经历的五个阶段,详细描述了3个版本的处理器中各阶段的逻辑设计。
在完成了各个版本的CPU的整体逻辑设计后,通过QuartusII时序仿真软件在所设计的CPU上运行了测试程序,测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
2023/7/8 21:19:30 10.53MB VHDL MIPS CPU
1
五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)
2023/6/6 20:06:16 9.01MB MIPS CPU 流水线
1
单周期MIPS指令集代码,使用VHDL编写,可与quarts软件中运转
2023/2/18 15:16:04 1.13MB 西安交通大学 计算机组成
1
计算机组成原理课设要求做的54条cpu用verilogHDL在vivado上编写的MIPS指令集的cpu,可以在N4板上下板运行,具体指令再实验报告和test文件夹中有cputest文件夹是测试指令,在前仿真cpu时可以读取这些txt文件中的指令到内存中去,将结果输出到指定文件中,再与文件夹中的答案对比验证用于前仿真的测试代码与最终的下板代码会有一点差异(关于频率和文件读写等),都是正文掉的,简单修改即可两个实验报告中有比较详细的cpu设计图作为参考
2021/3/9 9:12:40 36.44MB verilog cpu mips vivado
1
共 15 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡