基于FPGA的信号发生器,四种波形可调,频率相位可调,(1-999999hz)(幅度+-5V)PS:由于下载人数比较多,所以会定期出现下载积分上涨的情况(官方机制问题非个人上调),建议关注博主并私聊,我会及时重新发布确保方便大家下载学习正弦三角方波锯齿这里使用了某宝的高速的DA模块。
所以是在数据发送的时候是并行发送的,至于输出-+5是模块本身集成了放大器和减法器使得移动到-+5
2018/9/5 5:23:34 19.72MB FPGA
1
FPGA代码备份1.0.zip
2018/10/12 13:47:43 226.29MB 硬件
1
用VGA和UART在FPGA上完成了一个打字机,挺有意思的
2015/2/9 3:41:51 4.47MB FPGA; VGA; UART
1
基于fpga的dds可调幅调频(1HZ-20M)调相,输入正弦波,方波,锯齿波,三角波
2016/2/22 11:30:53 5.14MB fpga dds 调频 正弦
1
salve真个i2cverilog代码,用于fpga。
2018/1/10 17:06:28 1.2MB i2c slave verilog
1
硬件是Cyclone4EP4C6E22C8采用verilog编程,软件包括HX711驱动、分量去皮计算,MAX7219驱动及显示,台湾足立na6型600g称重传感器,采用max7219显示,串口接受四个部分,一个完整的项目。
如果采用不同称重的分量传感器,需要修改程序语句rfloat<=r_SUB*314的314值。
串口部分可以根据需要使用。
不影响称重部分。
2021/3/9 9:12:40 12.99MB 软件
1
这是我辛苦收藏的资源哦希望对学习FPGA的同学们有协助
2021/4/10 10:16:43 8.35MB FPGA
1
FPGA程序,主芯片EP4CE10E22C8,实现了8路AD数据的采集、实时时间读取、SD卡本地存储,然后分别同时经过千兆以太网(RTL8211E,1000M)和串口发送到上位机显示,数据发送和存储以实时时间为分隔。
欢迎交流讨论
1
数字滤波器的MATLAB与FPGA实现(第二版)——AlteraVerilog版,本书详细阐述了数字滤波器的实现原理、结构、方法及仿真测试过程,并经过大量工程实例分析其在FPGA实现过程中的具体技术细节。
2020/8/10 1:04:27 69.18MB FPGA Verilog 数字信号处理 matlab
1
FPGA入门学习道路.pdf
2019/6/4 7:18:16 40KB fpga入门学习路线思维导图
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡