本书英文全名是《ParallelProgeammingforFPGAs——TheHLSBook》，中文全名为《FPGA并行编程——以HLS实现信号处理为例》。
本书详细引见了HLS的学习方法、代码示例、操作步骤，是学习FPGA高层次综合极好的资料。
本书详细引见了HLS的学习方法、代码示例、操作步骤，是学习FPGA高层次综合极好的资料。
2021/10/14 18:16:16
20.02MB
1
实测亲测xilinxfpgauart串口rs232例子实例工程，ISE打包工程，不出错发送接收数据测试，无状态机，节省资源3根线串口，可以学习rs232串口和倍频ipcore用法，字节编写，用verilog编写基于一个xilinx的学习板子，具体io配置请看工程，测试内容内容是pc用uartrs232发一个字节到fpga，fpga收到之后马上把字节加1发回给pc，uart的波特率是50m时钟，用到了ise的pll倍频，可以学习pll用法，uart的verilog代码没有用到状态机，只用到txd，rxd，gnd这3根最基本的串口通讯线，极大的简化了fpga资源。
整个工程打包，方便大家下载到之后可以马上用，相信对初学xilinxfpga或者ipcone用法的初学者来说，学习很用协助。
整个工程打包，方便大家下载到之后可以马上用，相信对初学xilinxfpga或者ipcone用法的初学者来说，学习很用协助。
2017/7/10 11:55:26
503KB
1
只包含一个中文版pdf文档，该文档分为三个部分，部分I：用Spartan-3系列FPGA进行计划；
部分II：计划软件；
部分III：PCB计划考虑事项；
部分II：计划软件；
部分III：PCB计划考虑事项；
2016/8/1 9:45:09
5.93MB
1
FPGA与DSP的高速链路口通信设计，胡标，唐续，随着用户需求的不断攀升，高速信号处理领域对信号处理的实时性要求越来越高。
传统的ASICDSP的信号处理构架逐步被FPGADSP的全新模�
传统的ASICDSP的信号处理构架逐步被FPGADSP的全新模�
2020/11/27 22:03:29
261KB
1
Altera系列FPGA芯片IP核详解，alteraIP核是面向Alterak可编程门阵列芯片的优化的，实现电子设计中常用功能的封装模块，关于altrea常用IP引见都在这里面了。
2019/6/6 20:52:17
209.79MB
1
使用Verilog自顶向下设计60进制计数器（例子为1Hz，可修正频率），并用数码管动态显示，已在Basys2开发板验证通过。
2018/10/7 7:28:39
226KB
1
FPGA的CNN网络加速代码，重磅资源，亲侧可用的，讲述了运用HLS写入深度学习CNN的推断部分加速代码，网络通用性高。
2021/5/11 14:45:40
33.8MB
1
用verilog编写的基于PCF8591的AD采样程序，曾经编译通过，并包含数码管显示模块（0~3.3V），以及将采集到的8位数据通过串口传输的功能
2018/3/24 1:03:01
4.15MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB