搜索【verilog代码】的结果-好快吧下载

EDA交通灯verilog代码

EDA课程实验交通灯代码，里面有完成的代码，以及操作步骤文档和仿真的文件，可以直接连接实验箱验证设计

2023/2/22 9:47:05 876KB EDA实验

1

FIR滤波器的verilog代码

基于FPGA的FIR滤波器的verilog代码，供参考，可以据此编写本人的FIR具体实现。

2023/2/16 3:29:06 5KB FPGA FIR verilog

1

锁相环pll工作原理及verilog代码

锁相环PLL的工作原理及完好的verilog程序代码。
分享一下！

2023/2/14 10:35:33 2.87MB verilog pll

1

FPGA驱动OLED动态显示（Verilog代码）

采用altera的芯片，使用7针4线SPI接口OLED模块，利用纯Verilog言语控制OLED实现实时动态数据显示。
根据工程中的引脚约束正确连接好接线，可以直接使用工程。

2023/2/5 0:09:19 12.78MB OLED FPGA

1

Round-RobinRR调度verilog代码

2/4/8输出RR调度verilog代码，

2023/1/30 20:21:54 2KB verilog 调度

1

UARTIP核(verilog代码及说明文档)

使用verilogHDL语言编写的串口IP核，其中的全部代码，经过波形仿真验证，内附说明文档，已经过仿真，可完满运行。

2023/1/18 15:30:06 1.75MB verilog uart ip核

1

i2cslave端verilog代码

salve真个i2cverilog代码，用于fpga。

2018/1/10 17:06:28 1.2MB i2c slave verilog

1

高速缓存(Cache)的Verilog代码

该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。
直接相连16KBD_CacheCache写策略：写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在处理数据读外，还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作，主存使用dram_ctrl_sim。

2020/6/4 8:19:18 6KB I_Cache D_Cache Cache Verilog

1

notepad++下的verilog代码补全配置文件

下载后放在notepad++的安装目录\\plugins\APIs下，重启软件即可运用verilog的自动完成功能

2021/7/18 2:36:41 4KB notepad verilog 自动补全

1

8位cpu的verilog完成

8位cpu的verilog完成verilog代码

2015/3/7 3:34:51 10.76MB fpga cpu实现

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源