基于FPGA的红外收发的部份法度圭表标准,实现为了红外通讯,使用的是verilog代码编写。
2023/3/23 0:39:36 356KB FPGA 红外通信 verilog
1
24bit的ecc校验的编码以及译码的verilog代码,可用于asic综合
2023/3/17 14:28:53 1014B ecc verilog
1
曼彻斯特编解码Verilog代码.zip
2023/3/15 22:12:34 9KB 曼彻斯特编解码 Verilog 代码
1
基于Quartus13.0的EDA课程的Verilog代码2.基本要求(1)根据图1分析一辆车进入停车场时两个传感器ab依次产生的信号序列及对应的状态;
(2)设计一个有限状态机FSM,根据两个传感器信号,确定能否有车辆进入停车场,考虑可能有行人干扰或其他非正常状况。
当检测到一辆车真正进入停车场时(以车辆尾部离开传感器为准),计数器加1。
使用开关模拟两个传感器信号,用一个7段数码管显示进入停车场的车辆数。
选择合适的时钟频率,电路应具有复位控制。
3.提高部分在基本要求基础上,设计一个有限状态机FSM,当检测到车辆进入或离开停车场时,计数器加1或减1(假设停车场只有一个出入口),用一个7段数码管显示停车场里停留的车辆数。
2023/3/13 19:41:47 3.14MB Verilog
1
本程序是A5算法的仿真程序,以及在quartus上完成的Verilog代码以及其仿真
2023/3/8 13:22:46 410KB A5 quartus verilog c
1
EDA课程实验交通灯代码,里面有完成的代码,以及操作步骤文档和仿真的文件,可以直接连接实验箱验证设计
2023/2/22 9:47:05 876KB EDA实验
1
基于FPGA的FIR滤波器的verilog代码,供参考,可以据此编写本人的FIR具体实现。
2023/2/16 3:29:06 5KB FPGA FIR verilog
1
锁相环PLL的工作原理及完好的verilog程序代码。
分享一下!
2023/2/14 10:35:33 2.87MB verilog pll
1
采用altera的芯片,使用7针4线SPI接口OLED模块,利用纯Verilog言语控制OLED实现实时动态数据显示。
根据工程中的引脚约束正确连接好接线,可以直接使用工程。
2023/2/5 0:09:19 12.78MB OLED FPGA
1
2/4/8输出RR调度verilog代码,
2023/1/30 20:21:54 2KB verilog 调度
1
共 127 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡