altera官方的SDRAM控制器源代码,具有很高的适用参考价值,同时可以学习规范的IP核设计。
2018/3/12 21:46:21 2.22MB SDRAM verilog VHDL Altera
1
altera官方的SDRAM控制器源代码,具有很高的适用参考价值,同时可以学习规范的IP核设计。
2016/5/25 19:21:23 2.22MB SDRAM verilog VHDL Altera
1
IICip核一个是ALTERA官网的有一个是网友的,里面都详细的文档阐明!
2020/9/9 11:42:15 2.27MB IIC IP核
1
AD库文件(元件库+封装库+3D模型),包含大量常用元器件、芯片封装,包括常用电容电阻的插件和贴片封装,二极管、三极管封装,以及TI、Altera、NXP、Atmel等各大厂商的芯片封装,包括电源芯片、FPGA、STM32芯片等封装,数量太多不逐个介绍,同时还有常用元器件的3D模型,资源十分丰富。
一共三百多兆,文件太大,保存在百度网盘中,下载文件即可看到链接,如果下载下来链接失效,可私信与我联系!
1
使用verilog编写的精确cordic算法。
公用在alterafpga上。
有详细的注释,pdf文档以及testbench。
2017/6/27 11:41:34 875KB altera fpga cordic verilog
1
epm24072路三色LED灯板三色瓜代显示cpld逻辑VERILGO源码,器件位ALTERA-CPLDEPM240T100C5,quartusii10.1逻辑源码工程文件。
1
本实验为自主选题设计实验,实验选择具有倒计时显示功能的红黄绿三色交通设计,实验中采用verilogHDL作为设计功能描述语言,选用Altera公司的MAXIIEPM240T100C5最为主控芯片,实验报告中简要引见了MAXII系列器件,并给出了设计电路图,详细的引见了交通灯的设计流程,实验报告中还附有实验代码实验结果照片图。
2018/8/5 2:36:38 2.77MB 交通灯 verilog
1
用ModelSim完成了Altera乘法器IP核的仿真,有利于初学者学习
2020/9/13 17:12:12 12.15MB Altera 乘法器 IP核 Modelsim
1
ModelSim-Altera破解工具,适合所有版本,留意压缩包里的mgls.dll是没有用的,不要覆盖掉你原来的dll文件。
2021/7/19 5:41:54 1.11MB ModelSim Altera 破解
1
基于FPGA的应用技术,采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件,设计了一种基于FPGA的新型可调信号发生器。
通过QuartusⅡ软件及VerilogHDL编程语言设计LPM_ROM模块定制数据ROM,并通过地址指针读取ROM中不同区域的数据,根据读取数据间隔的不同,实现调整频率功能,该系统可产生正弦波、方波、三角波和锯齿波4种波形信号,并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试,实验证明,该可调信号发生器系统软件模仿数据和理论定制波形相吻合。
2022/10/11 13:39:49 1.23MB 信号发生器 EP2C70 Verilog
1
共 100 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡