该代码是基于basys2的开发板,可以直接下载运转,其他开发板只需修改管脚即可使用。
2020/7/15 18:06:23 3.43MB FPG 交通
1
硬件开发时,常用verilogHDL硬件描述语言来编写CPLD或是FPGA的逻辑程序,但各芯片厂商提供的verilog编辑器不仅外观丑陋,而且使用起来非常不灵活,有的甚至无法自动缩进。
忍无可忍,只好自己动手,丰衣足食。
还好有Ultraedit这么一个强大的编辑器软件,可以DIY一个语法环境出来,网上找到的verilog语言wordfile都不是很全,最要命的是不能生成函数(模块)列表,自动配对、缩进也没做全。
花了半天时间,学习了一下所谓的“正则表达式”,终于生成了我希望的完整列表。
最后说一下,这个wordfile使用时要注意的地方:1.有的内部module的端口列表比较长,为了可以像函数一下展开和收起,定义了“(+制表符”和“);
”是一对可收起的标示符,因而在其他地方的“);
”最好在中间插个空格。
2.设置了多级列表,moduleparameterinputportoutputportioputportwireregalwaysblockassignlinessubmoduleport3.文件时*.uew格式,在UE19里可以直接用,其他早前版本,可以用文本文件打开,拷贝到wordfile文件里去。
4.使用中有什么问题,欢迎加QQ(2245240164,请注明verilog),乐意分享和交流
2016/5/25 19:22:24 6KB Ultraedit UEstudio verilog wordfile
1
利用Verilog言语进行数码管的动态显示,SW0为复位键,SW0置1开始程序,初始四个数码管显示为0,每个数码管下有一个按键,BTN0~3。
按下数码管对应位置的按键一下,对应数码管显示数字加一,加到九归零
2020/4/18 1:23:44 218KB Basys2
1
支持一小时负数倒数计时,具有蜂鸣器秒响功能,暂停开始功能等
2020/8/16 19:08:24 787KB FPGE verilog
1
通过非常详细的说明verilog中关于文件操作的系统函数,对于不同EDA仿真器,有详细介绍,就是英文说明,希望对大家有协助
2022/10/4 22:05:23 140KB verilog 读写文件
1
$fscanf(fp_r,"%h",data_in[cnt]);函数可以读取的文件有特定的格式要求;
要求每两个要读取的数据间以空格、回车、正文隔开(刚开始不知道弄了好久都不知道错误在哪,分享给大家)。
verilog在读取的时候没遇到以上符号就认为这是分隔符,所以当你源文件本身就有这些符号时就会跳过,本程序帮你进行文件预处理
2022/10/4 21:35:46 14KB verilog modelsim 读取文件 文件预处理
1
其中包含1.利用logisim实现斐波那契数列、Moore及Mealy型有限形态机等题目的电路,及利用logisim实现单周期CPU。
2.利用verilog实现单周期及多周期流水线CPU。
3.利用Mars编写汇编,包括哈密顿回路、循环递归等题目代码
2022/10/4 10:00:08 10.17MB logisim ISE&verilog; Mars汇编 CPU流水线
1
使用Vivado完成直接型结构IIR滤波器VerilogHDL设计,含testbench与仿真,仿真结果优秀;
具体阐明可参考本人博客。
CSDN博客搜索:FPGADesigner
2022/9/30 17:29:17 1.55MB FPGA IIR Vivado Verilog
1
讲述了IIR数字滤波器的verilog完成过程
2022/9/30 17:26:49 355KB IIR滤波器 verilog
1
共 872 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡