本设计完成基于VerilogHDL的自动售票系统,综合软件用QuartusII8.1。
本自动售票系统可以完成1元、2元、3元、4元四种票的自动售出,货币种类可以是1元、5元、10元、50元、100元,能自动找零和显示
2024/2/11 0:49:33 4.78MB fpga
1
我自己原创的用veriloghdl语言编写的一个(7,3)循环码的编码器.文件压缩包中除了有.v的源文件外,还把在maxplusII下仿真波形图的文件也包括进去了,供网友参考.仿真中输入了两个信息码字分别是"011"和"101".生成多项式采用的是x^4+x^3+x^2+1
2024/2/10 15:36:46 37KB verilog 循环码 编码
1
串行结构FIR滤波器的VerilogHDL代码,Vivado工程,含testbench与仿真,仿真结果优秀;
具体说明可参考本人博客。
CSDN博客搜索:FPGADesigner
2024/2/4 0:02:48 2.25MB Verilog FPGA Vivado FIR
1
FPGA图像采集,采用veriloghdl硬件描述语言设计
2024/1/29 22:20:18 29KB FPGA 图像采集
1
这个是在QuartusII平台上用VerilogHDL语言写的七人表决器工程,用的是文本输入方式。
芯片选的是用的CycloneII:EP2C35F484I8芯片。
其中双击.qpf文件可直接打开此工程;
双击.v文件可打开此程序源码;
双击.vwf可打开此工程的仿真文件,可以直接仿真结果。
2024/1/24 0:09:26 280KB Verilog HDL Quartus II
1
早期对verilogHDL的描述,里面对JPEG也有一定的讲解。
2024/1/12 13:34:06 55.36MB Verilog HDL
1
verilogHDL实现的双电梯1-9层控制器源码+仿真+设计文档说明,电梯控制器可分为两个部分,一个是控制器,一个是数据通路。
数据通路主要完成对当前电梯所在楼层的远算。
控制器则根据外部输入信号和当前状态向数据通路发送控制信号,控制电梯的上升、下降或停留。
由于有a,b两部电梯,对每部电梯我们都采用控制器+数据通路的结构。
两者的控制器和数据通路分别独立。
为方便后续的设计,当前楼层通过9位onehot码表示,如1楼为000000001。
1
华清远见编著的《FPGA应用开发入门与典型实例》,文字版,非扫描版,超清晰pdf,和市面上的书籍内容一样,是修订版,你值得拥有第1章FPGA系统设计基础第2章从零开始设计FPGA最小系统第3章硬件描述语言VerilogHDL基础第4章硬件描述语言VerilogHDL设计进阶第5章FPGA设计开发软件QuartusII的使用技巧第6章FPGA设计开发软件ISE使用技巧第7章FPGA系统设计的仿真验证第8章基于FPGA的片上可编程系统(SOPC)设计第9章FPGA系统设计原则和技巧第10章利用FPGA实现外设通信接口第11章F
2023/12/28 23:58:56 14.62MB FPGA 华清远见
1
调测UART串口VerilogQuartus10.1逻辑工程源码+自定义协议说明,已在项目中使用,可以做为你的设计参考。
UART下位机与上位机通信协议:1、通信采用异步串口通信,波特率为115.2KBPS;
2、上位机发送数据格式:55--F1--DATA1--DATA2--FF例如:55F10211FF3、下位机返回上位机的数据格为AA—AA–F2—DATA1--DATA2例如:AAAAF202114、DATA1数据为测试设备的位置信息
1
VerilogHDL高级数字设计(第二版)习题答案
2023/12/1 18:30:22 1.36MB Verilog
1
共 180 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡