以大规模可编程逻辑器件为载体，以硬件描述语言为系统逻辑描述为主要表达方式，以EDA开发软件为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑画简、逻辑分割、逻辑综合及优化、逻辑规划布线、逻辑仿真，直至对于特定目标芯片的逻辑映射、编程下载等工作，最后形成集成电子系统或专用集成芯片的一门新技术。
2017/2/3 8:38:55
706KB
1
硬件开发时，常用verilogHDL硬件描述语言来编写CPLD或是FPGA的逻辑程序，但各芯片厂商提供的verilog编辑器不仅外观丑陋，而且使用起来非常不灵活，有的甚至无法自动缩进。
忍无可忍，只好自己动手，丰衣足食。
还好有Ultraedit这么一个强大的编辑器软件，可以DIY一个语法环境出来，网上找到的verilog语言wordfile都不是很全，最要命的是不能生成函数(模块)列表，自动配对、缩进也没做全。
花了半天时间，学习了一下所谓的“正则表达式”，终于生成了我希望的完整列表。
最后说一下，这个wordfile使用时要注意的地方：1.有的内部module的端口列表比较长，为了可以像函数一下展开和收起，定义了“（+制表符”和“）；
”是一对可收起的标示符，因而在其他地方的“）；
”最好在中间插个空格。
2.设置了多级列表，moduleparameterinputportoutputportioputportwireregalwaysblockassignlinessubmoduleport3.文件时*.uew格式，在UE19里可以直接用，其他早前版本，可以用文本文件打开，拷贝到wordfile文件里去。
4.使用中有什么问题，欢迎加QQ（2245240164，请注明verilog），乐意分享和交流
忍无可忍，只好自己动手，丰衣足食。
还好有Ultraedit这么一个强大的编辑器软件，可以DIY一个语法环境出来，网上找到的verilog语言wordfile都不是很全，最要命的是不能生成函数(模块)列表，自动配对、缩进也没做全。
花了半天时间，学习了一下所谓的“正则表达式”，终于生成了我希望的完整列表。
最后说一下，这个wordfile使用时要注意的地方：1.有的内部module的端口列表比较长，为了可以像函数一下展开和收起，定义了“（+制表符”和“）；
”是一对可收起的标示符，因而在其他地方的“）；
”最好在中间插个空格。
2.设置了多级列表，moduleparameterinputportoutputportioputportwireregalwaysblockassignlinessubmoduleport3.文件时*.uew格式，在UE19里可以直接用，其他早前版本，可以用文本文件打开，拷贝到wordfile文件里去。
4.使用中有什么问题，欢迎加QQ（2245240164，请注明verilog），乐意分享和交流
2016/5/25 19:22:24
6KB
1
本书根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地对EDA技术、VHDL硬件描述语言、FPGA开发应用及相关知识做了系统和完整的介绍，使读者通过本书的学习并完成推荐的实验，能初步了解和掌握EDA的基本内容及实用技术。
全书包括四部分内容。
第一部分对EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理做了介绍；
第二部分以向导的方式和实例为主的方法介绍了三种不同的设计输入方法；
第三部分对VHDL的设计优化做了介绍；
第四部分详述了基于EDA技术的典型设计项目。
各章都安排了习题和针对性较强的实验与设计。
书中列举的大部分VHDL设计实例和实验示例实现的EDA工具平台是QuartusII6.0，硬件平台是CycloneIIFPGA，并在EDA实验系统上通过了硬件测试
全书包括四部分内容。
第一部分对EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理做了介绍；
第二部分以向导的方式和实例为主的方法介绍了三种不同的设计输入方法；
第三部分对VHDL的设计优化做了介绍；
第四部分详述了基于EDA技术的典型设计项目。
各章都安排了习题和针对性较强的实验与设计。
书中列举的大部分VHDL设计实例和实验示例实现的EDA工具平台是QuartusII6.0，硬件平台是CycloneIIFPGA，并在EDA实验系统上通过了硬件测试
2021/9/16 23:46:36
6.86MB
1
本书系统地论述了FPGA的设计方法，并给出了大量综合电子系统设计项目实例。
全书共11章。
第1章引见FPGA电子系统的设计方法；
第2章引见QuartusⅡ使用方法；
第3～7章引见FPGA硬件描述语言VHDL的特点、VHDL语言中常用的数据、运算符、顺序描述语句和并行描述语句、时钟信号描述、有限状态机等基本概念和应用；
第8章引见门电路、组合逻辑电路、触发器、时序逻辑电路（与阎石主编的《数字电子技术基础》（第4版）一致），并对其中的各种功能芯片以及基于VHDL与FPGA的实现方法进行了讲解；
第9章引见FPGA外围电路——集成运算放大器及其各种应用；
第10章和第11章给出了基于FPGA的综合电子系统设计实例。
全书共11章。
第1章引见FPGA电子系统的设计方法；
第2章引见QuartusⅡ使用方法；
第3～7章引见FPGA硬件描述语言VHDL的特点、VHDL语言中常用的数据、运算符、顺序描述语句和并行描述语句、时钟信号描述、有限状态机等基本概念和应用；
第8章引见门电路、组合逻辑电路、触发器、时序逻辑电路（与阎石主编的《数字电子技术基础》（第4版）一致），并对其中的各种功能芯片以及基于VHDL与FPGA的实现方法进行了讲解；
第9章引见FPGA外围电路——集成运算放大器及其各种应用；
第10章和第11章给出了基于FPGA的综合电子系统设计实例。
2016/4/22 13:30:23
90.97MB
1
本书从硬件描述语言(VHDL和VerilogHDL)、Simulink环境下的模型构建以及Xilinx高级综合工具下的C/C++程序设计3个角度，对采用XilinxFPGA平台构建数字信号处理系统的方法进行详细的引见与说明。
全书内容涵盖了数字信号处理的主要理论知识，其中包含通用数字信号处理、数字通信信号处理和数字图像处理等方面。
全书共5篇21章，内容包括：信号处理理论基础，数字信号处理实现方法，数值的表示和运算，基于FPGA的数字信号处理的基本流程；
CORDIC算法、离散傅里叶变换、快速傅里叶变换、离散余弦变换、FIR滤波器、IIR滤波器、重定时信号流图、多速率信号处理、串行和并行-串行FIR滤波器、多通道FIR滤波器以及其他常用数字滤波器的原理与实现；
数控振荡器、通信信号处理和信号同步的原理与实现；
递归结构信号流图的重定时，自适应信号处理的原理与实现；
数字图像处理和动态视频拼接的原理与实现。
全书内容涵盖了数字信号处理的主要理论知识，其中包含通用数字信号处理、数字通信信号处理和数字图像处理等方面。
全书共5篇21章，内容包括：信号处理理论基础，数字信号处理实现方法，数值的表示和运算，基于FPGA的数字信号处理的基本流程；
CORDIC算法、离散傅里叶变换、快速傅里叶变换、离散余弦变换、FIR滤波器、IIR滤波器、重定时信号流图、多速率信号处理、串行和并行-串行FIR滤波器、多通道FIR滤波器以及其他常用数字滤波器的原理与实现；
数控振荡器、通信信号处理和信号同步的原理与实现；
递归结构信号流图的重定时，自适应信号处理的原理与实现；
数字图像处理和动态视频拼接的原理与实现。
2022/9/7 14:35:42
113.49MB
1
为了节省信道资源，可以将多路不同速率、不同猝发时隙的数字信源复合为一路数据的异步数字复接器得到了广泛应用。
为了尽最大可能降低源包数据传输时延、提高信道利用率，提出了一种贪婪型异步动态数字复接器的设计方案，并给出了各路信源的优先级调度策略。
使用硬件描述言语对两种复接模型进行描述。
在不同物理帧和两种信源模式下，通过Modelsim对贪婪型动态复接器和虚拟信道复接器进行了仿真对比。
仿真结果表明，贪婪型动态复接的平均传输时延和时延抖动都优于虚拟信道复接，并能够更有效地节省信源缓存资源。
为了尽最大可能降低源包数据传输时延、提高信道利用率，提出了一种贪婪型异步动态数字复接器的设计方案，并给出了各路信源的优先级调度策略。
使用硬件描述言语对两种复接模型进行描述。
在不同物理帧和两种信源模式下，通过Modelsim对贪婪型动态复接器和虚拟信道复接器进行了仿真对比。
仿真结果表明，贪婪型动态复接的平均传输时延和时延抖动都优于虚拟信道复接，并能够更有效地节省信源缓存资源。
2022/9/6 9:25:41
823KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB