安徽工程大学数字逻辑课程设计数字显示电子钟三,2020年原创。
设计和要求:设计一个能显示分、时并有闹钟的数字电子钟逻辑电路,要求如下:(1)由石英多谐振荡器和分频器产生1/60Hz标准分脉冲。
(2)计时电路为“分电路”和“时电路”,“闹铃电路”只设计“时电路”。
(3)“分电路”为00—59的六十进制计数、译码、显示电路。
(4)“时电路”为00—23的二十四进制计数、译码、显示电路。
(5)计时时间和闹铃时间均可校正,校正时钟为单次脉冲。
设定的闹钟时间到达时,电路有持续30秒的有间断的声响提示,声响频率约为1000Hz。
内含课程设计报告及仿真文件
1
cdma仿真文件matlabsimulink
2023/11/26 22:37:21 17KB 2
1
室内人数统计显示器:统计某场所内人员数量,该场所只有一个且仅能一人通过的出入口,要求实时显示场内人数(至少一位数码管显示),进入一人自动加一,反之则减一。
Proteus仿真文件+C程序,使用的MEGA16芯片,CODEVISONAVR编译器
2023/11/13 6:43:02 41KB Proteus AVR MEGA16
1
本资源为CMI和HDB3的编译码在Quartus_28.0下的代码,FPGA芯片型号是(Cyclone-EP1C3T144C8)将资源下载后放到D盘根目录下解压即可,其中pn目录下为pn序列模块的产生(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
bm目录下为CMI/HDB3的编码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
ym目录下为CMI/HDB3的译码模块(含VHDL正确的源代码,详细的注释,波形仿真文件与图还有生成的原理图模块);
cmiall目录下为CMI/HDB3的整个编译码整个系统(整个系统的原理图文件,已经连接好,下载到FPGA调试通过,观察到pn序列CMI/DB3译码前后示波器观察的波形正确无误),资源还含有实验结果示波器拍摄对比图,本资源相当有参考价值,希望对大家有帮助!
2023/11/8 19:35:57 6.39MB VHDL CMI HDB3 编译码
1
通信原理课程设计论文包括论文中的各种systemview仿真文件
1
C51代码加protues仿真文件,矩阵键盘加1602显示
2023/10/25 17:46:12 76KB C51
1
八路抢答器综合设计(含电路图仿真文件代码实验报告演示视频)设计要求:1、多路抢答器可供不少于8名参赛选手使用2、每名参赛选手各有一个抢答按钮,在主持人用按钮清零,并发现抢答指令后,实行抢答3、电路配有LED数码显示,能显示优先抢答的选手编号,同时配有语音提示电路。
数码显示和语音提示可由主持人用清除按钮解除;
4、电路对参赛选手的动作先后有较强的分辨能力,如分辨率在15ms以内。
2023/10/16 21:36:12 4.74MB 数电 抢答器 实验报告 电路仿真
1
电压环LLC124kh,谐振变换器matlab仿真文件。
2023/9/28 18:18:18 104KB llc
1
GPS/INS位置组合输出校正Matlab仿真文件说明:s_GPS_INS_position_sp_demo.m组合主文件kalman_GPS_INS_position_sp_NFb.m卡尔曼滤波程序ode500.mat飞机飞行轨迹与INS输出数据将三个文件放到同一个文件夹中,运行主文件即可。
希望对此方向的初学者有所帮助。
另附仿真结果。
说明:仿真结果用的数据文件时间为3h,附的数据文件时间为500s。
2023/9/16 6:55:40 670KB 惯性导航 INS MATLAB 程序
1
基于51单片机智能水杯仿真设计,包含源程序与Proteus仿真文件
2023/9/10 23:45:45 10.24MB 智能水杯 仿真
1
共 127 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡