设计一个完好的DDS波形发生器模块，可实现频率、相位可调，三种波形。
(1)模式控制：正弦波／三角波／矩形波(2)频率控制：直接设置频率值(3)ROM表地址长度2^8=256、数据位宽10位(4)分辨率优于1Hz
(1)模式控制：正弦波／三角波／矩形波(2)频率控制：直接设置频率值(3)ROM表地址长度2^8=256、数据位宽10位(4)分辨率优于1Hz
2015/7/4 8:14:34
668KB
1
硬件是Cyclone4EP4C6E22C8采用verilog编程，软件包括HX711驱动、分量去皮计算，MAX7219驱动及显示，台湾足立na6型600g称重传感器,采用max7219显示，串口接受四个部分，一个完整的项目。
如果采用不同称重的分量传感器，需要修改程序语句rfloat＜=r_SUB*314的314值。
串口部分可以根据需要使用。
不影响称重部分。
如果采用不同称重的分量传感器，需要修改程序语句rfloat＜=r_SUB*314的314值。
串口部分可以根据需要使用。
不影响称重部分。
2021/3/9 9:12:40
12.99MB
1
五级流水CPU，除了最基本的条件、非条件转移指令，算术、逻辑运算指令和访存指令等，还实现了弹压栈指令、子程序调用和前往指令、除法指令和三角函数指令。
代码风格可能不太好，仅供大家参考。
代码风格可能不太好，仅供大家参考。
2019/11/19 18:17:46
563KB
1
非常非常难得，可以说网上都没有；
这是我花了非常大的力气找到的，MP3的verilog硬件实现_完好工程；
可以在ISE综合生成下载文件。
还有说明文档。
这是我花了非常大的力气找到的，MP3的verilog硬件实现_完好工程；
可以在ISE综合生成下载文件。
还有说明文档。
2017/7/4 10:23:41
4.32MB
1
设计一检测电路，搜索帧同步码。
要求在搜捕态能够正确地从数据流中提取帧同步码，在达到一定设计要求时进入稳定同步态。
同时，要求帧同步检测电路具有一定的抗干扰能力，在稳定同步态发现帧失步次数超过设计要求时，系统要进入搜捕形态。
要求在搜捕态能够正确地从数据流中提取帧同步码，在达到一定设计要求时进入稳定同步态。
同时，要求帧同步检测电路具有一定的抗干扰能力，在稳定同步态发现帧失步次数超过设计要求时，系统要进入搜捕形态。
2022/12/18 21:28:52
70KB
1
输入数据data为8bit并行数据流，基本结构为数据帧，帧长为10字节，帧同步字为H“FF”。
系统工作开始后，要连续3次确认帧同步字进入锁定形态后才输出帧同步标志。
在锁定形态时，如连续出现3次错误的帧同步字，则帧同步标志输出无效，系统重新进入搜索形态；
否则继续输出有效的帧同步标志。
过滤掉虚假的帧同步字（数据载荷中随机的H“FF”）。
系统工作开始后，要连续3次确认帧同步字进入锁定形态后才输出帧同步标志。
在锁定形态时，如连续出现3次错误的帧同步字，则帧同步标志输出无效，系统重新进入搜索形态；
否则继续输出有效的帧同步标志。
过滤掉虚假的帧同步字（数据载荷中随机的H“FF”）。
2022/12/18 21:21:36
245KB
1
verilog语言是FPGA开发的流行语言，该语言使用简单，是FPGA学习者的利器。
该文档详细的引见了verilog的思想及其编程基础和应用技巧，对学生或开发人员都是很有用处的
该文档详细的引见了verilog的思想及其编程基础和应用技巧，对学生或开发人员都是很有用处的
2021/5/26 4:04:24
5.27MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB