本书从用户的角度全面阐述了VerilogHDL语言的重要细节和基本设计方法,并详细引见了Verilog2001版的主要改进部分。
本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证,而不仅仅讲解语法。
全书从基本概念讲起,并逐渐过渡到编程语言接口以及逻辑综合等高级主题。
书中的内容全部符合VerilogHDLIEEE1364-2001标准。
2023/3/19 0:53:08 13.46MB FPGA Verilog
1
cpu设计实例-verilog,经过这个文档你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位
2023/3/17 18:42:18 623KB cpu verilog
1
24bit的ecc校验的编码以及译码的verilog代码,可用于asic综合
2023/3/17 14:28:53 1014B ecc verilog
1
FPGA计划曼彻斯特编解码Verilog源代码modulemd(rst,clk16x,mdi,rdn,dout,data_ready);inputrst;inputclk16x;inputmdi;inputrdn;output[7:0]dout;outputdata_ready;regclk1x_enable;regmdi1;regmdi2;reg[7:0]dout;reg[3:0]no_bits_rcvd;reg[3:0]clkdiv;regdata_ready;wireclk1x;regnrz;wiresample;reg[7:0]rsr;//Generate2FFregistertoacceptserialManchesterdatainalways@(posedgeclk16xorposedgerst)beginif(rst)beginmdi1<=1'b0;mdi2<=1'b0;endel
1
曼彻斯特编解码Verilog代码.zip
2023/3/15 22:12:34 9KB 曼彻斯特编解码 Verilog 代码
1
基于Verilog的7960实现。
次要实现曼彻斯特的编解码。
采用的倍频采样的方法。
2023/3/15 22:11:13 686KB 7960 hdlc verilog倍频 倍频_verilog
1
verilog还是夏老师讲的好,这本书籍本人感觉很好,推荐给有需要的朋友们
2023/3/15 6:28:39 58.85MB verilog 入门
1
用verilog写患上basys2的弹珠小游戏
2023/3/15 0:17:47 1.07MB verilog basys2
1
使用Verilog设计CPU学习怎样设计CPU哦!!!!!!!!!!!!
2023/3/13 20:08:52 544KB Verilog CPU
1
基于Quartus13.0的EDA课程的Verilog代码2.基本要求(1)根据图1分析一辆车进入停车场时两个传感器ab依次产生的信号序列及对应的状态;
(2)设计一个有限状态机FSM,根据两个传感器信号,确定能否有车辆进入停车场,考虑可能有行人干扰或其他非正常状况。
当检测到一辆车真正进入停车场时(以车辆尾部离开传感器为准),计数器加1。
使用开关模拟两个传感器信号,用一个7段数码管显示进入停车场的车辆数。
选择合适的时钟频率,电路应具有复位控制。
3.提高部分在基本要求基础上,设计一个有限状态机FSM,当检测到车辆进入或离开停车场时,计数器加1或减1(假设停车场只有一个出入口),用一个7段数码管显示停车场里停留的车辆数。
2023/3/13 19:41:47 3.14MB Verilog
1
共 904 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡