基于MIPS指令集的32位五级流水线的CPU设计与Verilog实现。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库，使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。
最初，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库，使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。
最初，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。
2015/4/3 17:36:36
63KB
1
RISC_V多周期CPU设计，里面包含基于最新提出的RISC_V指令集设计的多周期CPU，使用Verilog语言，代码正文详细，提供官方给出的测试样例，RV32I基本整数指令四十多条指令都有实现，波形仿真通过。
2018/9/6 6:24:35
60KB
1
单周期的整个项目，在电脑上安装vivado即可添加项目，我个人使用的是15版的。
另外需要看波形图的，点击仿真，调理相关参数即可
另外需要看波形图的，点击仿真，调理相关参数即可
2020/6/4 7:18:17
655KB
1
单周期的整个项目，在电脑上安装vivado即可添加项目，我个人使用的是15版的。
另外需要看波形图的，点击仿真，调理相关参数即可
另外需要看波形图的，点击仿真，调理相关参数即可
2020/6/4 7:18:17
655KB
1
数字电路课程大作业，花了三天写完了一个比较简单版本的（16位二进制命令，8位数据，可实现加减绝对值等多种功能），自主设计CPU自主编写代码，附加英文report，开发环境ISE（课堂上认真做的和抄的分数差不多，所以来这里赚点积分吧，也不荒废做了几天的苦力，本科生可参考）
2020/4/15 19:28:47
6.22MB
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2017/2/9 18:39:14
3.43MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB