设定好商品,按键1选择商品,按键2、3、4为投币,再次按下按键1购买,然后再数码管上显示余额,若不够买,则显示ER
2023/7/25 5:48:41 976KB FPGA 自动售货机
1
基于verilog语言的出租车计费器程序设计
2023/7/22 17:13:15 594KB 计价器
1
任意分频的verilog语言实现(占空比50%)1.偶数倍(2N)分频2.奇数倍(2N+1)分频3.N-0.5倍分频4.任意整数带小数分频
1
开发环境为quartus2,采用verilog语言,详细的写出了SVM决策函数,可根据自己的要求改变输入数据类型以及SVM训练model的参数,即可输出判断结果。
供大家参考学习。
2023/7/20 0:57:16 12.3MB FPGA Verilog quartus SVM
1
使用Verilog语言实现PHY芯片读写功能(MDIO芯片),经测试仿真无误,上板子调试读无误写未调。
文件内包含Quartus(QuartusPrime17.0)StandardEdition的工程文件,以及仿真和调试的程序,功能需求,RTL8211datasheet。
2023/7/19 23:05:23 8.83MB MDIO Verilog FPGA MDC
1
CMAC(AES128)消息验证码的硬件实现,使用Verilog语言,内涵测试testbench文件,并有一个他人写的C语言文档(用来验证)。
亲测可用,感觉csdn给的分数太少了,我可是话费一整天做完的,并且网上并没有这种硬件实现的内容啊!!!
2023/7/15 3:01:02 25KB CMAC AES128 Verilog 硬件实现
1
Verilog语言配置出CCD芯片所需要的时序信号,以便于CCD芯片工作输出采集的模拟信号。
2023/7/5 0:31:03 5KB FPGA CCD Verilog
1
该文档里包含verilog语言编写的双线性插值实现图像缩放的算法
2023/6/30 15:09:35 5.38MB 双线性插值 图像缩放
1
Verilog语言中case语句详解及优化详细讲解了case语句的原理、实现。
并说明了如何合理使用case从而实现程序的优化配置
2023/6/30 2:24:07 24KB Verilog case casex casez
1
FPGAOV7670VGA显示驱动程序,采用Verilog语言实现。
2023/6/29 1:07:41 7.43MB FPGA OV7670 VGA Verilog
1
共 93 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡