很详细的引见了SDRAM的原理,时序。
其中包括了:初始化设置,寄存器设置,读写时序,突发访问等内容
2015/1/4 20:42:50 1.94MB SDRAM 时序 原理
1
基于verilog言语实现的SDRAM控制器设计(含源代码)
2021/1/16 8:17:10 4.14MB SDRAM控制器 verilog FPGA
1
用FPGA当主控芯片,SDRAM缓存数据,VGA显示图像,模块化计划程序,模块之间有详细讲解!
2019/1/25 17:19:29 2.97MB SDRAM
1
[代码及相关实验]---代码为C语言编写1、CPU看门狗实验2、LED跑马灯实验3、CPUTimer定时器实验4、实时时钟实验5、AD转换实验6、扩展SDRAM读写实验7、扩展FLASH读写实验8、快速傅立叶变换(FFT)实验9、FIR滤波器实验10、IIR滤波器实验11、自顺应滤波器(FIRLMS)实验12、键盘扫描实验13、外部中断输入实验14、AIC23播音实验15、LCD显示实验16、串口通信实验17、USB2.0通信实验18、网络通信实验19、SD卡读写实验20、MMC卡读写实验21、数字图像直方图实验22、数字图像边缘检测实验23、数字图像锐化实验24、数字图像取反实验25、数字图像直方图均衡化增强实验26、Flash上电启动程序固化实验
2015/3/25 21:39:24 11.94MB TMS320 VC5509A 各种代码例程
1
Altera(Intel)_Cyclone_IV_EP4CE15核心板+开发底板PDF原理图+Quartus逻辑例程+开发板文档材料,包括_Key,SDRAM,_CP2102_UART,MicroSD,GMII_Ethernet等FPGAVERILOG逻辑例程工程文件,开发板材料及相关主要器件技术手册等。
1
PCI_Express-DDR3_SDRAM参考计划
2015/7/22 16:02:57 1.98MB PCI_Express-DDR3
1
AltiumDesigner所用的库,SDRAM芯片HY57V641620,电源电路芯片TPS767D301
2022/9/7 0:46:09 437KB HY57V641620/ TPS767D301 SDCARD
1
1.本实例用于控制开发板上面的SDRAM完成读写功能;
先向SDRAM里面写数据,然后再将数据读出来做比较,如果不婚配就通过LED变亮显示出来,如果一致,LED就不亮。
2.part1目录是使用Modelsim仿真的工程;
3.part2目录是在开发版上面验证的工程;
2.1.part1_32目录是4m32SDRAM的仿真工程;
2.2.part1_16目录是4m16SDRAM的仿真工程;
\model文件夹里面是仿真模型;
\rtl文件夹里面是源文件;
\sim文件夹里面是仿真工程;
\test_bench文件夹里面是测试文件;
\wave文件夹里面是仿真波形。
3.1.工程在\project文件夹里面;3.2.源文件和管脚分配在\rtl文件夹里面;3.3.下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。
2022/9/3 1:26:12 2.07MB FPGA SDRAM 读写 Modelsim仿真
1
开源骚客SDRAM第一季功能仿真代码,本人跟着视频敲得1.代码风格比较好2.包括串口收发、sdram初始化模块、仲裁模块、读写模块等3.所有代码按照课程进度来写的,适合一步步了解sdram功能及各模块时序要求4.全都完成modelsim功能仿真
2019/9/9 14:33:51 17.03MB verilog sdram fpga 数字ic
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡