altera官方的SDRAM控制器源代码，具有很高的适用参考价值，同时可以学习规范的IP核设计。
2018/3/12 21:46:21
2.22MB
1
altera官方的SDRAM控制器源代码，具有很高的适用参考价值，同时可以学习规范的IP核设计。
2016/5/25 19:21:23
2.22MB
1
USBFT245BM_testfpga控制逻辑VerilogHDL源码文件，已在项目测试运用，共6个VERILOGmodule模块文件，可以用于你的设计参考。
moduleFT245BM_test(inputwirerst_in,//板上复位信号inputwireclk_in,//40M晶振outputwirertl8208b_rst,//rtl8208B复位信号//DVI接口inputwirepclk,inputwirevs,inputwireblank,inputwire[7:0]rdata,inputwire[7:0]gdata,inputwire[7:0]bdata,//USB接口inputwireRXF_n,outputwireRD_n,inouttri[7:0]usb_dd,inputwireTXE_n,outputwireWR,outputreg[63:0]data_num,//SDRAM接口/*outputwiresa_clk,outputwire[4:0]sa_cnt,outputwire[3:0]sa_dqm,outputwire[11:0]sa_addr,outputwire[1:0]sa_bank,inoutwire[31:0]sa_data,
moduleFT245BM_test(inputwirerst_in,//板上复位信号inputwireclk_in,//40M晶振outputwirertl8208b_rst,//rtl8208B复位信号//DVI接口inputwirepclk,inputwirevs,inputwireblank,inputwire[7:0]rdata,inputwire[7:0]gdata,inputwire[7:0]bdata,//USB接口inputwireRXF_n,outputwireRD_n,inouttri[7:0]usb_dd,inputwireTXE_n,outputwireWR,outputreg[63:0]data_num,//SDRAM接口/*outputwiresa_clk,outputwire[4:0]sa_cnt,outputwire[3:0]sa_dqm,outputwire[11:0]sa_addr,outputwire[1:0]sa_bank,inoutwire[31:0]sa_data,
2022/10/31 16:27:47
8KB
1
提出了一种基于FPGA的星载图像实时处理系统，系统包括星载图像接收、SDRAM缓存、数据下传和CPU接口控制，并对整个系统做了可靠性设计。
该系统硬件平台包括相机LVDS接收芯片、SDRAM缓存电路、FPGA、CPU和卫星LVDS发送芯片。
该系统在目标跟踪和图像紧缩等实际卫星项目中得到了验证，具有实时处理、占用资源小、可靠性高等特点。
该系统硬件平台包括相机LVDS接收芯片、SDRAM缓存电路、FPGA、CPU和卫星LVDS发送芯片。
该系统在目标跟踪和图像紧缩等实际卫星项目中得到了验证，具有实时处理、占用资源小、可靠性高等特点。
2017/6/18 11:03:13
1.65MB
1
摘要：IS42G32256是高速度16Mbit CMOS同步图形存储器（SGRAM），适用于高功能计算机的显示卡、图形工作站、电视机顶盒、游戏卡、二维／三维图形处理等场合。
对其功能、特点、工作原理及其应用进行了介绍。
关键词：SGRAMCMOSIS42G32256图形处理 半导体存储器是计算机系统的重要组成部分，随着计算机技术的迅速发展，CPU的速度越来越高，以往采用的普通动态存储器（DRAM）速度低，带宽窄，已无法适应高速CPU。
为了适应各种实际应用的需要，出现了采用新技术的DRAM。
其中同步DRAM（ＳDRAM）的出现，大大地提高了存储器的速度，改善了其功能。
在高功能计算机系统中，常
对其功能、特点、工作原理及其应用进行了介绍。
关键词：SGRAMCMOSIS42G32256图形处理 半导体存储器是计算机系统的重要组成部分，随着计算机技术的迅速发展，CPU的速度越来越高，以往采用的普通动态存储器（DRAM）速度低，带宽窄，已无法适应高速CPU。
为了适应各种实际应用的需要，出现了采用新技术的DRAM。
其中同步DRAM（ＳDRAM）的出现，大大地提高了存储器的速度，改善了其功能。
在高功能计算机系统中，常
2020/6/15 22:29:34
120KB
1
IC计划FPGA计划at24c16_sdram_sramVERILOG仿真模型源码文件，均是项目计划用到的测试激励模型，包括EEPROM-at24c16仿真模型，sdram,SRAM仿真模型，可以做为你的计划参考。
2021/4/22 15:33:46
262KB
1
内存的道理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM)内存的道理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM)内存的道理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM)
2018/10/10 5:07:20
7.71MB
1
虽然ip核已经很成熟了，但是对于新手来说写一个SDRAM控制器能学到很多，小白可以借鉴一下，配套着了解一下，但是他的程序对于一个项目真要要实现来说，只是入门，不适合推荐使用。
切记切记
切记切记
2017/5/25 16:37:30
4.22MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB