课题研究目的：主要内容：利用单片机，时钟芯片，显示器，蜂鸣器，按键设计一款数字时钟，通过单片机烧入的程序实现以下功能：1、能够显示年、月、日、星期、时、分、秒，并能够随时校准时间；
2、能够整点报时；
3、具有闹钟功能；
4、能够在闹钟和时钟之间进行切换；
在实现数字时钟功能的基础上，了解所选芯片功能、工作原理，对实物调试，会绘制系统框图。
从而培养综合运用所学的基础知识、基本技能进行分析和解决实际问题的能力、利用单片机进行应用系统开发的能力，掌握单片机各个引脚接口设计。
2、能够整点报时；
3、具有闹钟功能；
4、能够在闹钟和时钟之间进行切换；
在实现数字时钟功能的基础上，了解所选芯片功能、工作原理，对实物调试，会绘制系统框图。
从而培养综合运用所学的基础知识、基本技能进行分析和解决实际问题的能力、利用单片机进行应用系统开发的能力，掌握单片机各个引脚接口设计。
2023/6/12 22:33:03
4.65MB
1
1.设计一台能以十进制数字显示“时”、“分”、“秒”的数字式石英钟，以LED数码管作为显示器件。
2、走时精度应高于机械时钟，具有校时功能（能对时、分进行校正）。
时、分通过按键进行校正，至少有单向（最好双向），秒校正通过按键清零。
3、具有模仿中央人民广播电台的整点报时功能，响1s，停1s！前四声为低音，最后一响为高音，音响结束时正好为整点。
4、完成电路全部设计后，通过实验箱验证设计课题的正确性。
2、走时精度应高于机械时钟，具有校时功能（能对时、分进行校正）。
时、分通过按键进行校正，至少有单向（最好双向），秒校正通过按键清零。
3、具有模仿中央人民广播电台的整点报时功能，响1s，停1s！前四声为低音，最后一响为高音，音响结束时正好为整点。
4、完成电路全部设计后，通过实验箱验证设计课题的正确性。
2023/6/9 21:09:42
63KB
1
电子表Verilog编程多功能电子表共有5种功能：功能1为数字钟；
功能2为数字跑表；
功能3为调时；
功能4为闹钟设置；
功能5为日期设置。
除调时功能以外，电子表处于其他功能状态下时并不影响数字钟的运行。
使用数字钟功能时，还可以通过按键快速查看当前的闹钟设置时间和当前日期。
该电子表利用EDA实验平台的扬声器整点报时和定时报时，设置3个按键分别作为功能键和调整键。
功能2为数字跑表；
功能3为调时；
功能4为闹钟设置；
功能5为日期设置。
除调时功能以外，电子表处于其他功能状态下时并不影响数字钟的运行。
使用数字钟功能时，还可以通过按键快速查看当前的闹钟设置时间和当前日期。
该电子表利用EDA实验平台的扬声器整点报时和定时报时，设置3个按键分别作为功能键和调整键。
2023/6/9 18:42:34
7.29MB
1
数电课设，用VHDL做的数字时钟，开拓板芯片型号为Altera的EP4CE6F17C8，时钟具备整点报时，数码管展现，设定功夫，转换计机缘制，复位的成果，有详尽评释，编译器版本为QuartusII18.0
2023/5/5 9:01:36
3.54MB
1
51单片机闹钟法度圭表标准，keli情景，搜罗功夫转动，日期转动及更正，秒表，按时器，音乐闹钟，整点报时等成果
2023/5/3 16:15:30
25KB
1
方案一个付与数字电路实现,对于时,分,秒.数字展现的计时装置,周期为24小时，展现满刻度为23时59分59秒，并具备校时成果以及报时成果的数字电子钟。
电路首要付与中规模集成电路.本体系的方案电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码展现电路模块、整电报时模块、校时模块等部份组成。
付与电池作电源，付与低功耗的芯片及液晶展现器，暴发器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器付与同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74LS32及扬声器组成。
电路首要付与中规模集成电路.本体系的方案电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码展现电路模块、整电报时模块、校时模块等部份组成。
付与电池作电源，付与低功耗的芯片及液晶展现器，暴发器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器付与同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74LS32及扬声器组成。
2023/4/29 12:23:34
1MB
1
（1）方案一个数码管实时展现时、分、秒的数字时钟（24小时展现方式）；
（2）能够调解小时，分钟。
（3）能够举行24小时以及12小时的展现切换。
（4）能够配置纵情光阴闹钟，并且有开关闹钟成果。
（5）有整点报时成果，多少点钟LED灯闪亮多少下。
（6）有复位按键，复位后功夫从零末了计时，但闹钟配置功夫巩固。
（2）能够调解小时，分钟。
（3）能够举行24小时以及12小时的展现切换。
（4）能够配置纵情光阴闹钟，并且有开关闹钟成果。
（5）有整点报时成果，多少点钟LED灯闪亮多少下。
（6）有复位按键，复位后功夫从零末了计时，但闹钟配置功夫巩固。
2023/4/10 11:17:16
4.12MB
1
用于实现时钟的Verilog代码，时钟成果熟年月日，平年分辨，大小月分辨，秒表，闹钟以及整点报时。
可直接用于basy3板写板
可直接用于basy3板写板
2023/3/27 0:25:07
22KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB