这本急需的书提供了一种现代化的数字化方案方式,在深入谈判方案优化的详尽细节以前,先追念了底子的方案底子。
2023/4/20 2:38:36 6.69MB 电子工程
1
异步FIFO,跨时钟通讯必备,残缺代码verilog版本.......
2023/4/19 10:23:09 4KB 异步FIFO
1
pdf版,至关不错的一个外文书,介绍SOC,建议有未必verilog阅历,或者做过相关货物后,再去读这本书,会有很深的开辟,祝列位学习普及!
2023/4/18 2:45:09 6.42MB SOC verilog reuse 硬件
1
这是一个极其残缺的qpsk调制解挪用fpga实现的工程,在工程中已经能够普通使用,使用Verilog语言,文件中还搜罗了种种滤波器的系数文件,另有matlab仿真文件,全部工程搜罗从串并变更,相位映射,到成型滤波,中通滤波,cic滤波,调制,再到解调过成的下变频,匹配滤波,载波提取,位按时,判决,全部残缺的进程,
2023/4/18 0:01:47 13.23MB QPSK
1
盘算机组成原理课程试验:一个MIPS五级流水线CPU内含部份源代码以及试验文档,verilog实现,开拓平台为ISE
2023/4/17 22:28:38 369KB CPU VERILOG PIPE LINING
1
verilog编写dac7731抑制法度圭表标准。
2023/4/16 3:15:39 17.37MB FPGA
1
硬件语言Verilog写的AD9851调试代码,基于CycloneII代板写运行的,外面有调试残缺的工程,亲测可用。
2023/4/16 2:52:29 5.69MB AD9851
1
使用verilog实现MIPS典型的五级流水线,怪异的处置结构冒险、数据冒险、抑制冒险。
2023/4/15 21:21:14 6KB MIPS 流水线 verilog
1
VerilogHDL使用法度圭表标准实例精讲书籍资料+Verilog代码合集
2023/4/15 19:09:10 85.46MB Verilog HDL代码 FPGA设计书籍
1
本资源中的串口收发协议带奇偶校验,能够实现纵情字符串的收发成果,相对于可用,开拓货物是ISE14.7,用Verilog语言实现。



2023/4/15 2:21:19 1.08MB FPGA Verilog 串口 奇偶校验
1
共 904 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡