使用verilog实现MIPS典型的五级流水线,怪异的处置结构冒险、数据冒险、抑制冒险。
2023/4/15 21:21:14 6KB MIPS 流水线 verilog
1
VerilogHDL使用法度圭表标准实例精讲书籍资料+Verilog代码合集
2023/4/15 19:09:10 85.46MB Verilog HDL代码 FPGA设计书籍
1
本资源中的串口收发协议带奇偶校验,能够实现纵情字符串的收发成果,相对于可用,开拓货物是ISE14.7,用Verilog语言实现。



2023/4/15 2:21:19 1.08MB FPGA Verilog 串口 奇偶校验
1
这是NANDFLASH抑制器的verilog源码,颇有参考价钱!
2023/4/13 9:09:26 5KB NAND FLASH
1
外面有阵列乘法器的代码及实现波形,verilog语言
2023/4/13 0:01:58 125KB 阵列乘法器
1
华为VerilogHDL编程代码尺度。













2023/4/10 18:26:11 1.12MB Verilog
1
Altera_MAX1010M50DAF484fpga开拓板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
1
(1)方案一个数码管实时展现时、分、秒的数字时钟(24小时展现方式);
(2)能够调解小时,分钟。
(3)能够举行24小时以及12小时的展现切换。
(4)能够配置纵情光阴闹钟,并且有开关闹钟成果。
(5)有整点报时成果,多少点钟LED灯闪亮多少下。
(6)有复位按键,复位后功夫从零末了计时,但闹钟配置功夫巩固。
2023/4/10 11:17:16 4.12MB 数字钟
1
基于verilog的cpu试验,单周期,能够实现7条底子mips指令
2023/4/8 14:36:10 7.99MB VGA verilog
1
初学者比力适宜!由于法度圭表标准很约莫另有评释,阻滞能够帮到巨匠的忙!多多下载啊
2023/4/8 4:23:18 2KB HDB3
1
共 877 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡