使用Verilog写RISCCPU资料和代码,内容广,是CPU设计的备之作
2023/6/9 22:24:18 861KB RISC CPU Verilog
1
电子表Verilog编程多功能电子表共有5种功能:功能1为数字钟;
功能2为数字跑表;
功能3为调时;
功能4为闹钟设置;
功能5为日期设置。
除调时功能以外,电子表处于其他功能状态下时并不影响数字钟的运行。
使用数字钟功能时,还可以通过按键快速查看当前的闹钟设置时间和当前日期。
该电子表利用EDA实验平台的扬声器整点报时和定时报时,设置3个按键分别作为功能键和调整键。
2023/6/9 18:42:34 7.29MB verilog de2-70 电子表 quartus
1
epm240开发板Verilog例程工程文件MAXII的UFM模块使用实例源码+说明文档
1
本书深入地探讨了Verilog编程,分为七个部分:设计原则、语言特性、书写文档、高级设计、时钟和复位、验证之路、其他介绍。
本书对这些部分做了重点的探讨:Verilog编码风格、Verilog-2001的新特性、简洁高效的编程、容易出错的语言元素、可配置设计、时钟生成、复位设计、验证方法等。
另外,本书还对SystemVerilog做了简单的介绍。
2023/6/7 21:50:03 82.63MB Verilog 编程艺术
1
此代码是使用verilog实现红外循迹小车的功能,包括所有的源文件及testbench仿真代码,已经通过实际验证
2023/6/7 17:00:54 4.57MB verilog quartus ii 循迹小车
1
五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)
2023/6/6 20:06:16 9.01MB MIPS CPU 流水线
1
基于FPGA的幅度可调信号发生器,Verilog语言设计,载波和调制波均可按键控制,频率可控,即AM信号发生器
2023/6/2 8:34:46 275KB FPGA 幅度可调
1
8051IP核Verilog和VHDL代码全集.A:8051核(Verilog版)::反向解剖是学习IC设计的捷径,希望对大家有帮助!
2023/6/2 8:19:56 247KB 8051IP Verilog VHDL 代码
1
除法器:32处以16位,fpga可综合,verilog代码
2023/6/2 8:52:15 22KB 除法器
1
8B10B源代码,高级资源,ISE14.7亲试可用。
2023/6/1 22:58:17 36KB 8B10B, 数字通讯
1
共 876 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡