之前因工作需要,要用到VerilogCRC16校验,找了很多都不能用。
最后找到一个大神用C语言写的各种模式的CRC16校验,亲自用C-Free软件验证了都没问题。
本人把里面的Modbus格式C语言的CRC16校验用Verilog实现,实测没问题。
里面附带TestBench,如果需要仿真可直接自己修改测试。
1
ystemverilogforverificationsecondedition源代码源代码
2024/5/23 14:54:48 28KB systemverilog  verification 源代码
1
北航出版社,夏宇闻老师编著的《Verilog数字系统设计教程》第3版,2013带目录书签。
经典书籍教材,值得学习。
2024/5/22 22:04:28 157.21MB Verilog  数字系统设计教程 第3版 夏宇闻
1
EPM240cpld最小系统核心板ALTIUM原理图+PCB+verilog测试工程源码,采用2层板设计,板子大小为60x36mm,双面布局布线,主要器件为EPM240T100C5,USB转串口芯片CH340G,LDO-AMS1117-3.3MICIROUSB接口供电。
包括完整的原理图PCB和VERIOLG源码文件,可以用Altium(AD)软件打开或修改,已经制板并在实际项目中使用,可作为你产品设计的参考。
1
通过Verilog实现了RS232串口通信功能,包括串口的接收和发送,并给出了详细的注释,易于代码的理解,只需针对自己的实际情况稍加修改便可直接使用。
实际上板验证可用
2024/5/21 20:53:12 2KB FPGA Verilog UART 串口通信
1
本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法。
书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。
本书是VerilogHDL的初级读本,适用于作为计算机、电子、电气及自控等专业相关课程的教材,也可供有关的科研人员作为参考书。
2024/5/21 0:22:08 3.98MB verilog HDL
1
使用了verilog写的五级流水线。
处理过了hazard,还有stall。
2024/5/18 8:11:28 24KB verilog CPU 五级流水线
1
verilog实现串口通信含fifo,很好用!将你要发送的数据直接根fifo接口就可以了,串口通信变的想读写存储器那么简单!
2024/5/16 13:44:55 8KB verilog 串口通信 fpga
1
流水灯verilog代码,一个简单工程,适合verilog初学者上手。
2024/5/16 9:31:25 5.62MB verilog 流水灯 HDL语言
1
此为8*8位的DCT的verilog实现,代码采用模块引用描述,较为易懂。
2024/5/15 22:26:20 34KB DCT verilog
1
共 891 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡