基于FPGA的VerilogHDL-LPM_ROM控制器，完整工程，配合相关文档，对学习如何设计LPM_ROM控制器非常有帮助。
2024/6/3 2:12:15
306KB
1
用verilog实现FOC算法的SVPWM部分，工程是quartus13.0建立的，用的IP核较少，可移植性强，可以轻松用到xilinx，lattice等平台上。
2024/6/1 1:23:40
22.95MB
1
VerilogHDL程序设计与实践本书是主要是针对对于Verilog没有大体了解，小白入门的人,可以较好的理解Verilog用处，本PDF已经进行过脱密处理，可以进行编辑。
14.29MB
1
EDAVerilog数字系统，广东工业大学的EDA课程设计，计费器，可以直接下载在SOPC/DSP/EDA实验开发系统主板上运行
2024/5/27 18:04:07
2KB
1
基于Verilog的ad7606的8通道并行同步采样，20K采样率（可调)，modelsim仿真通过,包含仿真结果图
2024/5/26 17:54:14
8.24MB
1
之前因工作需要，要用到VerilogCRC16校验，找了很多都不能用。
最后找到一个大神用C语言写的各种模式的CRC16校验，亲自用C-Free软件验证了都没问题。
本人把里面的Modbus格式C语言的CRC16校验用Verilog实现，实测没问题。
里面附带TestBench，如果需要仿真可直接自己修改测试。
最后找到一个大神用C语言写的各种模式的CRC16校验，亲自用C-Free软件验证了都没问题。
本人把里面的Modbus格式C语言的CRC16校验用Verilog实现，实测没问题。
里面附带TestBench，如果需要仿真可直接自己修改测试。
2024/5/24 22:19:18
34KB
1
ystemverilogforverificationsecondedition源代码源代码
2024/5/23 14:54:48
28KB
1
北航出版社，夏宇闻老师编著的《Verilog数字系统设计教程》第3版，2013带目录书签。
经典书籍教材，值得学习。
经典书籍教材，值得学习。
2024/5/22 22:04:28
157.21MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB