基于Verilog语言(Basys2板)实现的蓝牙通信红外寻迹与避障的智能控制小车
2023/5/15 19:55:41 1.99MB 蓝牙寻迹避障
1
基于verilog的CMI编码实现,首要使用于一些光纤传输中,付与NRZ双极性不归零码实现。
2023/5/3 22:36:14 142KB verilog CMI
1
基于verilog的步进电机驱动,付与分频法
2023/4/30 9:34:25 925B fpga 步进电机驱动
1
基于verilog的交通灯,带有测试鼓舞。
2023/4/29 1:56:33 3.63MB verilong 交通灯 traffic
1
基于verilog的cpu试验,单周期,能够实现7条底子mips指令
2023/4/8 14:36:10 7.99MB VGA verilog
1
基于EP4CE6F17C8芯片,ROM中加载了《纸短情长》的部份音乐
2023/4/7 5:18:53 4.42MB Verilog
1
基于Verilog的7960实现。
次要实现曼彻斯特的编解码。
采用的倍频采样的方法。
2023/3/15 22:11:13 686KB 7960 hdlc verilog倍频 倍频_verilog
1
设计一个完好的DDS波形发生器模块,可实现频率、相位可调,三种波形。
(1)模式控制:正弦波/三角波/矩形波(2)频率控制:直接设置频率值(3)ROM表地址长度2^8=256、数据位宽10位(4)分辨率优于1Hz
2015/7/4 8:14:34 668KB Verilo DDS
1
设计一检测电路,搜索帧同步码。
要求在搜捕态能够正确地从数据流中提取帧同步码,在达到一定设计要求时进入稳定同步态。
同时,要求帧同步检测电路具有一定的抗干扰能力,在稳定同步态发现帧失步次数超过设计要求时,系统要进入搜捕形态。
2022/12/18 21:28:52 70KB TS流检测 VERILOG
1
工程中包含有源代码、约束。
运转平台时vivado2014。
基于verilog语言和vivado实现的ad9613数字采集工程。
2020/2/14 13:42:53 776KB FPGA  vivado verilo ADC
1
共 61 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡