五级流水CPU，除了最基本的条件、非条件转移指令，算术、逻辑运算指令和访存指令等，还实现了弹压栈指令、子程序调用和前往指令、除法指令和三角函数指令。
代码风格可能不太好，仅供大家参考。
代码风格可能不太好，仅供大家参考。
2019/11/19 18:17:46
563KB
1
包含一张总表，和省、市、区、镇、村五张单表，都有编号，使用很方便，里面是一个sql文件，包含一张总表，和省、市、区、镇、村五张单表，都有编号，使用很方便，里面是一个sql文件
2020/5/19 5:12:42
15.38MB
1
找了好久数据库地址，整理打包分享给有需要的人，本来是不要分下载的，因为开时下载别人的也要积分所以就，意思意思，是sql文件，运转直接可导入。
精确到乡下居委会
精确到乡下居委会
2018/6/22 23:23:38
79.18MB
1
一个5级流水线结构的简单CPU的实现。
TinyMIPS的流水线共分为五级，对应五个功能模块，分别为IF（取指令）、ID（译码）、EX（执行）、MEM（访存）、WB（写回）。
而这五个流水级分别对应CPU处理指令时的五个步骤：IF级担任从存储器（内存或缓存）中取出指令；
ID级担任将指令译码，并从寄存器堆取出指令的操作数；
EX级担任根据译码结果执行对应的ALU操作；
MEM级担任处理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；
WB级担任将指令的执行结果写回寄存器堆。
TinyMIPS的流水线共分为五级，对应五个功能模块，分别为IF（取指令）、ID（译码）、EX（执行）、MEM（访存）、WB（写回）。
而这五个流水级分别对应CPU处理指令时的五个步骤：IF级担任从存储器（内存或缓存）中取出指令；
ID级担任将指令译码，并从寄存器堆取出指令的操作数；
EX级担任根据译码结果执行对应的ALU操作；
MEM级担任处理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；
WB级担任将指令的执行结果写回寄存器堆。
2018/8/25 3:30:45
14.51MB
1
基于MIPS指令集的32位五级流水线的CPU设计与Verilog实现。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库，使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。
最初，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库，使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。
最初，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。
2015/4/3 17:36:36
63KB
1
整理的数据包括四级联动数据sql文件，五级联动数据sql文件和Excel文件，目前是整理的比较齐全的数据
2017/10/8 6:47:26
53.58MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB