相位计c51程序.基于过零检测法原理,以单片机87c51和可编程逻辑器件CPLD为核心,从数据采集电路、数据运算控制电路和显示电路等功能电路出发,实现了一个低频数字式相位测量仪系统
2023/11/27 23:13:19
4KB
1
EPM240最小系统串口开发板硬件设计protel99se原理图PCBBOM文件+Verilog串口通信逻辑工程源码，可用Protel或AltiumDesigner(AD)软件打开或修改，已经制板使用，可作为你产品设计的参考。
产品简介：1、 CPLD开发板实验板，支持EPM240，集成USB转UART芯片CH340G2、 串口输出控制模块，支持64路TTL电平输出3、 串口输出输入控制模块，支持32路TTL电平输入及32路TTL电平输出4、 串口控制模块硬件不变，64路输入输出应用功能定制产品特性：（1） 支持USB接口供电及排针供电，有选择跳线（2） USB转串口接口
产品简介：1、 CPLD开发板实验板，支持EPM240，集成USB转UART芯片CH340G2、 串口输出控制模块，支持64路TTL电平输出3、 串口输出输入控制模块，支持32路TTL电平输入及32路TTL电平输出4、 串口控制模块硬件不变，64路输入输出应用功能定制产品特性：（1） 支持USB接口供电及排针供电，有选择跳线（2） USB转串口接口
2023/10/17 23:33:37
850KB
1
数字光纤通信线路编译码CPLD仿真实验：熟悉m序列NRZ码、任意序列码产生原理以及光纤线路CMI编译码原理。
2．初步熟练Altera公司MaxplusII仿真平台的使用。
3．进一步熟悉数字电路设计技巧。
4．基本掌握如何进行CPLD的电路设计与仿真。
5．深入理解光纤线路编译码在光纤通信系统中的实际运用方法。
2．初步熟练Altera公司MaxplusII仿真平台的使用。
3．进一步熟悉数字电路设计技巧。
4．基本掌握如何进行CPLD的电路设计与仿真。
5．深入理解光纤线路编译码在光纤通信系统中的实际运用方法。
2023/10/9 6:58:11
1.82MB
1
VerilogHDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码，本模块的功能是验证实现和PC机进行基本的串口通信的功能。
需要在//PC机上安装一个串口调试工具来验证程序的功能。
//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。
串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。
程序当前设定的div_par的值是0x145，对应的波特率是//9600。
用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.
需要在//PC机上安装一个串口调试工具来验证程序的功能。
//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。
串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。
程序当前设定的div_par的值是0x145，对应的波特率是//9600。
用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.
2023/10/1 12:04:21
436KB
1
系统阐述数字系统开发的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬件描述语言等。
全书以QuartusⅡ、SynplifyPro软件为平台，以Verilog—1995和Verilog—2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，系统阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能
全书以QuartusⅡ、SynplifyPro软件为平台，以Verilog—1995和Verilog—2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，系统阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能
2023/9/3 11:38:39
9.91MB
1
EDA（ElectronicDesignAutomation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。
EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。
不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应该是一综合性学科，它融合多学科于一体，又渗透于各学科之中，它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
CPLD即复杂可编程逻辑器件，早期CPLD是从GAL的结构扩展而来，但针对GAL的缺点进行了改进，因此可用于各种现实生活中的应用，比如说本次课程设计数字跑表。
EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。
不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应该是一综合性学科，它融合多学科于一体，又渗透于各学科之中，它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
CPLD即复杂可编程逻辑器件，早期CPLD是从GAL的结构扩展而来，但针对GAL的缺点进行了改进，因此可用于各种现实生活中的应用，比如说本次课程设计数字跑表。
2023/8/27 7:16:27
569KB
1
联华众科CPLD开发板CA127核心器件为AlteraMAXII系列的EPM1270，CA127具有丰富的板载资源，由于板载有51单片机，CA127还可以作为51单片机的学习开发板。
CA127实现了3.3V系统与5V系统对接功能，具体是通过74LVXC3245（或简称3245）实现的。
CA127随板资料中包括丰富的开发实例和制作开发实例的详细步骤说明，以及QuartusII环境下的设计输入，综合，仿真等内容。
CA127实现了3.3V系统与5V系统对接功能，具体是通过74LVXC3245（或简称3245）实现的。
CA127随板资料中包括丰富的开发实例和制作开发实例的详细步骤说明，以及QuartusII环境下的设计输入，综合，仿真等内容。
2023/7/13 8:47:32
11.55MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB