设计了一种基于FPGA的双路低频信号发生及分析零碎，实现对低频信号的发生和频域分析。
零碎采用FPGA为低频信号发生模块和分析模块
零碎采用FPGA为低频信号发生模块和分析模块
2020/2/23 22:25:54
635KB
1
本文就是用VHDL语言来描述一个基于FPGA的数字闹钟系统的设计。
该数字闹钟系统具备精确计时,时间校准,定时闹钟等功能。
该数字闹钟系统具备精确计时,时间校准,定时闹钟等功能。
2017/2/27 3:41:56
2.71MB
1
基于FPGA的应用技术，采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件，设计了一种基于FPGA的新型可调信号发生器。
通过QuartusⅡ软件及VerilogHDL编程语言设计LPM_ROM模块定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能，该系统可产生正弦波、方波、三角波和锯齿波4种波形信号，并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试，实验证明，该可调信号发生器系统软件模仿数据和理论定制波形相吻合。
通过QuartusⅡ软件及VerilogHDL编程语言设计LPM_ROM模块定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能，该系统可产生正弦波、方波、三角波和锯齿波4种波形信号，并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试，实验证明，该可调信号发生器系统软件模仿数据和理论定制波形相吻合。
2022/10/11 13:39:49
1.23MB
1
这是一个基于FPGA，用VerilogHDL言语实现的多功能数字钟，课程设计的项目。
2022/10/10 14:24:12
1.07MB
1
具体看博客：https://blog.csdn.net/qq_33231534/article/details/108424647DDS全称为直接数字频率合成（DirectDigitalSynthesis），其基本原理是在一个周期波形数据下，通过选取其中全部数据或抽样部分数据组成新的波形，由奈奎斯特采样定理可知，最低两个采样点就可以组成一个波形，但实际上最少需求4个点。
其原理框图如下
其原理框图如下
2022/10/9 16:49:48
22.08MB
1
基于FPGA的嵌入式图像处理系统设计pdf中文完整版，如今网上完整版不多，如今提供上传，方便大家阅读下载！
2021/4/22 15:33:46
53.81MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB