完整的音乐播放器verilog代码各个模块的内容都在其中,模块清晰了然,资源很好,欢迎大家下载截图:https://i.loli.net/2019/11/20/Ee1t9HzmqPUoiM2.png
2024/7/21 6:49:01 15KB verilog
1
用于RS编码的原理与实现,内含多篇高价值文章与原理说明,另有实用参考代码
2024/7/19 20:40:42 9.95MB RS编码 verilog matlab
1
简单的串行数据到8位并行数据的转换,verilog语言描述
2024/7/7 15:56:47 351B 串并 verilog
1
非常好的描述串口通信的verilog代码,非常全,包括收发双方的代码,还涉及到自定义串口通信指令
1
本人自己编写的一个基于PPM_4的verilog代码,其中实现了对信息的PPM编码,需要有同步时钟和输入有效信号区。
2024/6/24 11:16:24 3KB PPM-4
1
fpga入门示例,verilog代码,在开发板演示,非常方便上手
2024/6/21 9:53:13 2MB ArcGIS
1
流水灯verilog代码,一个简单工程,适合verilog初学者上手。
2024/5/16 9:31:25 5.62MB verilog 流水灯 HDL语言
1
如何利用Verilog实现Huffman编码
2024/5/5 0:09:19 41KB verilog huffman
1
完整的正弦信号发生器verilog程序代码,仿真已通过
2024/4/29 22:28:52 4.04MB 正弦波 verilog
1
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,附带可运行的ISE工程文件,Cache的详细技术参数包含在.v文件的注释中。
直接相连16KBD_CacheCache写策略:写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在解决数据读外,还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作,主存使用dram_ctrl_sim。
2024/4/12 2:12:30 2.6MB I_Cache D_Cache Cache Verilog
1
共 127 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡