Veriloghdl语言编写的32位除法器,使用状态机,实现有符号和无符号
2024/8/24 1:11:12 3KB 除法器
1
主要是用verilog写的基于FPGA的相位差测量代码
2024/8/20 6:02:23 22KB FPGA 相位测量
1
初学verilog的朋友们,就看看这个吧,我想对你们有帮助的!
2024/8/19 22:54:24 168KB verilog算例
1
这是个串口通信的Verilog代码,代码简单明了。
在顶层收到PC一个字节然后再发给PC。
适合初学者使用
2024/8/18 21:42:33 4.13MB 串口 Verilog TestBench
1
铁电存储器FM24CL04B的Verilog源码
2024/8/18 3:02:42 25KB FM42CL04 verilog
1
【Verilog&vivado;】彩色图像转灰度的硬件实现
2024/8/16 22:25:12 68.67MB Verilog vivado 彩色图像 灰度
1
该代码为编者改进的一个四层楼电梯使用的代码,包含上楼下楼以及电梯门的开关情况。
注释详细。
适合Verilog初学者阅读。
警告:可参考,勿剽窃!
2024/8/14 19:15:08 972KB Verilog 电梯 代码 FPGA
1
Xilinx公司的spartan3e开发板LCD例程,采用Verilog语言编写,对于初学者来说是很好的学习例程。
2024/8/12 1:14:08 128KB spartan3e 例程
1
verilog语言编写的I2Cslave串并转换模块
2024/8/11 16:36:27 11KB I2Cslave
1
多功能数字钟代码基于Basys2实验板ISE开发环境verilog编程语言实验已经下载验证通过
1
共 730 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡