EDA（ElectronicDesignAutomation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。
EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。
不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应该是一综合性学科，它融合多学科于一体，又渗透于各学科之中，它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
CPLD即复杂可编程逻辑器件，早期CPLD是从GAL的结构扩展而来，但针对GAL的缺点进行了改进，因此可用于各种现实生活中的应用，比如说本次课程设计数字跑表。
EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。
不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应该是一综合性学科，它融合多学科于一体，又渗透于各学科之中，它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
CPLD即复杂可编程逻辑器件，早期CPLD是从GAL的结构扩展而来，但针对GAL的缺点进行了改进，因此可用于各种现实生活中的应用，比如说本次课程设计数字跑表。
2023/8/27 7:16:27
569KB
1
要FPGA、功能经过扩展的以太网接口的硬件实现方法。
硬件结构上由控制信号模块、分频器、异步缓冲和编解码器个部分组成。
硬件结构上由控制信号模块、分频器、异步缓冲和编解码器个部分组成。
2023/8/12 3:16:50
179KB
1
CMAC(AES128)消息验证码的硬件实现，使用Verilog语言，内涵测试testbench文件，并有一个他人写的C语言文档（用来验证）。
亲测可用，感觉csdn给的分数太少了，我可是话费一整天做完的，并且网上并没有这种硬件实现的内容啊！！！
亲测可用，感觉csdn给的分数太少了，我可是话费一整天做完的，并且网上并没有这种硬件实现的内容啊！！！
2023/7/15 3:01:02
25KB
1
ISO14229国际标准化组织制定的一个用于汽车行业诊断通信的需求规范，它只规定了与诊断相关的服务需求，并没有涉及通信机制，因此要实现一个完整的诊断通信还需要定义网络层协议（比如ISO-15765），还有底层硬件实现方式（比如CAN控制器）。
由于不涉及网络通信机制，可以架设在各种网络之上，因此ISO-14229也称为UDS（UnifiedDiagnosticServices）。
由于不涉及网络通信机制，可以架设在各种网络之上，因此ISO-14229也称为UDS（UnifiedDiagnosticServices）。
2023/7/12 15:31:08
5.55MB
1
基于FPGA的中值滤波算法的方案与实现摘要在图像的收集、传输以及记实等进程中，由于受到多方面因素的影响，图像信号会不可防止地受到椒盐噪声的传染，这将会严正影响图像的前期阐发以及识别等处置，于是有需要用中值滤波器对于图像的椒盐噪声举行滤波预处置。
实际使用中，对于滤波器件不光申请能够将图像中的椒盐噪声滤除了，满足图像处置的实时性申请，并且还申请能够很好地保护图像细节，防止滤波后图像变患上模糊。
针对于传统的快捷中值滤波算法在滤除了图像椒盐噪声时存在图像细节模糊的缺陷，本文提出了一种基于FPGA的改善的快捷中值滤波算法。
该算法在中值滤波进程中，起首依据设定的阈值分辨滤波窗口的中间像素点的能否为噪声点，若是噪声点，就行使快捷中值滤波算法求出中值并交流中间点的原像素值，若不是噪声点，就不举行中值滤波处置。
行使MATLAB软件对于该算法举行仿真的下场评释，该算法具备精采的去噪以及图像细节相持的才气。
在该算法的FPGA实现进程中，欠缺行使FPGA硬件的并行性，并且付与流水线本领，普及了图像滤波的处置速率。
FPGA硬件实现的下场评释，该算法与传统的快捷滤波算法相比，不光能够满足图像处置的实时性申请，并且还能在滤除了图像椒盐噪声的同时，防止滤波后图像变患上模糊的缺陷，抵达了保护原始图像细节的目的。
实际使用中，对于滤波器件不光申请能够将图像中的椒盐噪声滤除了，满足图像处置的实时性申请，并且还申请能够很好地保护图像细节，防止滤波后图像变患上模糊。
针对于传统的快捷中值滤波算法在滤除了图像椒盐噪声时存在图像细节模糊的缺陷，本文提出了一种基于FPGA的改善的快捷中值滤波算法。
该算法在中值滤波进程中，起首依据设定的阈值分辨滤波窗口的中间像素点的能否为噪声点，若是噪声点，就行使快捷中值滤波算法求出中值并交流中间点的原像素值，若不是噪声点，就不举行中值滤波处置。
行使MATLAB软件对于该算法举行仿真的下场评释，该算法具备精采的去噪以及图像细节相持的才气。
在该算法的FPGA实现进程中，欠缺行使FPGA硬件的并行性，并且付与流水线本领，普及了图像滤波的处置速率。
FPGA硬件实现的下场评释，该算法与传统的快捷滤波算法相比，不光能够满足图像处置的实时性申请，并且还能在滤除了图像椒盐噪声的同时，防止滤波后图像变患上模糊的缺陷，抵达了保护原始图像细节的目的。
2023/5/11 14:48:13
2.58MB
1
《多核使用编程实战》是一本片面适用的多核使用编程指南，旨在介绍若何编写成果准确、成果良好且适宜扩展为在多个CPU中间的体系运行的使用法度圭表标准。
《多核使用编程实战》面向多种操作体系以及处置器尺度援用法度圭表标准示例，内容涵盖类UNIX操作体系(Linux、OracleSolaris、OSX)以及Windows体系上多核使用的编写方式、多核的硬件实现对于使用法度圭表标准的成果影响、编写并交使用法度圭表标准时要防止的潜在下场，以及若何编写可扩展至大宗并行线程的使用法度圭表标准。
,《多核使用编程实战》适宜齐全C法度圭表标准员学习参考。
《多核使用编程实战》面向多种操作体系以及处置器尺度援用法度圭表标准示例，内容涵盖类UNIX操作体系(Linux、OracleSolaris、OSX)以及Windows体系上多核使用的编写方式、多核的硬件实现对于使用法度圭表标准的成果影响、编写并交使用法度圭表标准时要防止的潜在下场，以及若何编写可扩展至大宗并行线程的使用法度圭表标准。
,《多核使用编程实战》适宜齐全C法度圭表标准员学习参考。
2023/4/21 2:04:15
42.92MB
1
对于CRC校验码的详尽阐发以及描摹，对于串行以及并行的原理举行了叙述，然后行使Quartus软件绘制出电路原理图，有方案的总结以及详尽的仿真进程。
2023/3/31 8:26:49
1.45MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB