数字调制解调技术的MATLAB与FPGA实现-Altera/Verilog光盘源码
2024/1/5 4:24:23
118.98MB
1
USB通信使用CY7C68013slavefifo模式的通信官方源代码，针对fpga的verilog语言，很权威的一个文件
2024/1/4 19:54:33
3.5MB
1
华清远见编著的《FPGA应用开发入门与典型实例》，文字版，非扫描版，超清晰pdf，和市面上的书籍内容一样，是修订版，你值得拥有第1章FPGA系统设计基础第2章从零开始设计FPGA最小系统第3章硬件描述语言VerilogHDL基础第4章硬件描述语言VerilogHDL设计进阶第5章FPGA设计开发软件QuartusII的使用技巧第6章FPGA设计开发软件ISE使用技巧第7章FPGA系统设计的仿真验证第8章基于FPGA的片上可编程系统(SOPC)设计第9章FPGA系统设计原则和技巧第10章利用FPGA实现外设通信接口第11章F
2023/12/28 23:58:56
14.62MB
1
调测UART串口VerilogQuartus10.1逻辑工程源码+自定义协议说明,已在项目中使用，可以做为你的设计参考。
UART下位机与上位机通信协议：1、通信采用异步串口通信，波特率为115.2KBPS；
2、上位机发送数据格式：55--F1--DATA1--DATA2--FF例如：55F10211FF3、下位机返回上位机的数据格为AA—AA–F2—DATA1--DATA2例如：AAAAF202114、DATA1数据为测试设备的位置信息
UART下位机与上位机通信协议：1、通信采用异步串口通信，波特率为115.2KBPS；
2、上位机发送数据格式：55--F1--DATA1--DATA2--FF例如：55F10211FF3、下位机返回上位机的数据格为AA—AA–F2—DATA1--DATA2例如：AAAAF202114、DATA1数据为测试设备的位置信息
2023/12/28 22:16:40
2.53MB
1
FPGA实现的AM数字调制，编程语言室VHDL，开发环境是QuartusII8.0。
它很容易就能更改成其他的频率。
它很容易就能更改成其他的频率。
2023/12/28 7:40:40
1.78MB
1
用FPGA实现cordic算法，采用流水线方式，分别有8级、16级、24级流水的完整程序。
经modelsim验证，功能完整正确。
经modelsim验证，功能完整正确。
2023/12/26 11:21:12
3KB
1
用verilog语言驱动ATH10温湿度传感器，数码管显示湿度和温度，前四个数码管显示湿度，后四个数码管现实温度
2023/12/26 2:08:08
50KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB