搜索【verilo】的结果-好快吧下载

VerilogDAC8568

Verilog语言写的控制DAC8568的模块，DAC8568是SPI接口。

2024/6/18 6:15:16 1.91MB DAC8568 DAC7568 DAC8168 Verilog

1

FPGA数字信号处理（二）并行FIR滤波器Verilog设计

并行结构FIR滤波器的VerilogHDL代码，Vivado工程，含testbench与仿真，仿真结果优秀

2024/6/17 21:09:15 4.35MB Verilog FPGA Vivado FIR

1

spifpgaverilog代码

简单易懂的spi线，使用Verilog语言编写，里面代码分为spi_master.v;spi_slave.v，并且有仿真环境及testbench代码，强调一点，只是作为快速理解spi总线的，若要用于工程项目的话，还需要添加其他代码，请自行添加。

2024/6/16 21:02:20 67KB spi verilog fpga

1

Verilog实现闰年的判断(ISE8.21中调试通过).7z

2024/6/16 20:06:37 69KB fpga

1

基于FPGA和Verilog语言的LCD1602的时钟显示和汉字显示.zip

本例程是基于FPGA和Verilog语言的LCD1602的时钟显示和汉字显示，需要用到取模软件，个人用的是8x8LED点阵字库。
8x8LED点阵字库软件https://pan.baidu.com/s/1PIMwyp8yoeGpSHsYkixYgA提取码：lgzp

2024/6/16 0:57:22 4.96MB 分频器 FPGA Verilog LCD1602

1

基于FPGAOV7725摄像头采集及VGA显示程序

使用Verilog程序编写，采集OV7725摄像头，并使用SDRAM缓存，最后使用VGA在640*480的液晶屏显示

2024/6/15 3:52:29 1.86MB OV7725，VGA

1

FPGA数字信号处理（一）数字混频

数字混频的Veriloag代码，Quartus工程，含testbench仿真。
程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。

2024/6/13 21:10:11 5.14MB FPGA Quartus Verilog

1

verilog实现DDS

ise+modelsim下仿真实现DDS

2024/6/13 8:43:22 2.58MB verilog

1

VHDL转换VERILOG工具

VHDL转换verilog工具软件绿色版，亲测可用。
绝对是FPGA开发人员必备利器

2024/6/12 16:27:48 38.51MB vhdl verilog

1

VerilogHDL高级数字设计课件+源码

关于Verilog数字程序设计的基本教程，以及数字后端流程与工具的相关PPT文件

2024/6/12 7:30:47 19.05MB verilog

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源