使用verilogHDL语言编写IIC协议，用FPGA读取mpu6050数据，其他可用IIC读数器件操作类似
2023/9/5 13:24:57
9K
1
采用quarterii，VerilogHDL语言，DE2-70开发板做VGA部分实验的时候会有用
2023/8/12 15:48:39
13.65MB
1
提出一种基于FPGA的HDB3编解码实现方式，给出VerilogHDL语言的实现方式以及仿真波形，实现硬件电路的方案以及测试，付与该方式方案的HDB3编解码器已经使用于相关试验配置配备枚举中。
2023/5/15 1:55:38
556KB
1
以太网EMACIP核，veriloghdl语言源码，内含齐全源码以及测试代码，阐发文档。
2023/5/4 0:41:19
3.05MB
1
基于FPGA的开关电源供电体系，使用VerilogHDL语言在FPGA体系上实现开关电源供电体系.能够作为初学者开拓做参考，也能够使用于供电体系
2023/4/8 17:53:06
551KB
1
秒表输入的值展现规模为00.00~99.99，高位在前，低位在后，数码管展现需要经由BCD-七段数码管编译（实际法度圭表标准编写的是八段的数码管——即加之）。
上电后，展现0000，行使两个按钮S一、S2抑制计时。
法度圭表标准是经由教师的试验箱测试过的，能够实现秒表的底子成果
上电后，展现0000，行使两个按钮S一、S2抑制计时。
法度圭表标准是经由教师的试验箱测试过的，能够实现秒表的底子成果
2023/3/26 3:46:22
4.68MB
1
本书从用户的角度全面阐述了VerilogHDL语言的重要细节和基本设计方法，并详细引见了Verilog2001版的主要改进部分。
本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。
全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。
书中的内容全部符合VerilogHDLIEEE1364-2001标准。
本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。
全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。
书中的内容全部符合VerilogHDLIEEE1364-2001标准。
2023/3/19 0:53:08
13.46MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB