异步清除是指复位信号有效时,直接将计数器的状态清零。
在本设计中,复位信号为clr,低电平有效;
时钟信号时clk,上升沿是有效边沿。
在clr清除信号无效的的前提下,当clk的上升沿到来时,如果计数器原态是9(“1001”),计数器回到0(“0000”)态,否则计数器的状态将加1。
1
eda实验报告,质量很高,代码用vhdl编写,其中涉及到了计数器和分频器的编写,以及八位除法器、交通灯、三层电梯的编写,供相关专业同学们参考学习
2023/7/8 8:45:44 2.84MB EDA VHDL 实验报告
1
电子表Verilog编程多功能电子表共有5种功能:功能1为数字钟;
功能2为数字跑表;
功能3为调时;
功能4为闹钟设置;
功能5为日期设置。
除调时功能以外,电子表处于其他功能状态下时并不影响数字钟的运行。
使用数字钟功能时,还可以通过按键快速查看当前的闹钟设置时间和当前日期。
该电子表利用EDA实验平台的扬声器整点报时和定时报时,设置3个按键分别作为功能键和调整键。
2023/6/9 18:42:34 7.29MB verilog de2-70 电子表 quartus
1
广工EDA实验,内含源代码,实验报告,非常完好!!!!!
2023/3/20 18:41:26 1.32MB EDA实验
1
数字时钟的设计(EDA课程设计)内含:实验目的掌握VHDL言语的基本运用掌握MAX+plusII的简单操作并会使用EDA实验箱功能设计、系统设计、功能分析、创新点、VHDL代码
2023/3/11 18:38:43 126KB EDA 课程设计 数字时钟 电子时钟
1
预习报告实验目的 设计制作一个大屏幕显示器,了解其构成和基本原理。
基本要求显示器点阵数目至少8*8,能够多显示汉字。
能够用多种扫描方式进行显示。
显示器的亮点可以调理。
2017/7/5 13:09:36 507KB EDA实验 大屏幕 8乘8点阵 LED显示
1
预习报告实验目的 设计制作一个大屏幕显示器,了解其构成和基本原理。
基本要求显示器点阵数目至少8*8,能够多显示汉字。
能够用多种扫描方式进行显示。
显示器的亮点可以调理。
2019/2/15 4:36:56 507KB EDA实验 大屏幕 8乘8点阵 LED显示
1
EDA实验报告第一次_时序逻辑电路的VHDL计划_组合逻辑电路的VHDL计划.docEDA实验报告第一次_时序逻辑电路的VHDL计划_组合逻辑电路的VHDL计划.doc
2016/7/3 14:47:40 236KB EDA VHDL verlog FPGA CPLD
1
程序包括5个模块--1、时钟产生电路。
2、键盘扫描电路。
3、弹跳消弭电路。
4、清零电路。
5、键盘译码电路。
2019/9/22 18:51:19 5KB EDA
1
本书根据课堂教学和实验操作的要求,以提高实际工程设计能力为目的,深入浅出地对EDA技术、VHDL硬件描述语言、FPGA开发应用及相关知识做了系统和完整的介绍,使读者通过本书的学习并完成推荐的实验,能初步了解和掌握EDA的基本内容及实用技术。
全书包括四部分内容。
第一部分对EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理做了介绍;
第二部分以向导的方式和实例为主的方法介绍了三种不同的设计输入方法;
第三部分对VHDL的设计优化做了介绍;
第四部分详述了基于EDA技术的典型设计项目。
各章都安排了习题和针对性较强的实验与设计。
书中列举的大部分VHDL设计实例和实验示例实现的EDA工具平台是QuartusII6.0,硬件平台是CycloneIIFPGA,并在EDA实验系统上通过了硬件测试
2021/9/16 23:46:36 6.86MB 潘  松  EDA
1
共 21 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡