EDA实验报告第一次_时序逻辑电路的VHDL计划_组合逻辑电路的VHDL计划.docEDA实验报告第一次_时序逻辑电路的VHDL计划_组合逻辑电路的VHDL计划.doc
2016/7/3 14:47:40 236KB EDA VHDL verlog FPGA CPLD
1
本书系统地论述了FPGA的设计方法,并给出了大量综合电子系统设计项目实例。
全书共11章。
第1章引见FPGA电子系统的设计方法;
第2章引见QuartusⅡ使用方法;
第3~7章引见FPGA硬件描述语言VHDL的特点、VHDL语言中常用的数据、运算符、顺序描述语句和并行描述语句、时钟信号描述、有限状态机等基本概念和应用;
第8章引见门电路、组合逻辑电路、触发器、时序逻辑电路(与阎石主编的《数字电子技术基础》(第4版)一致),并对其中的各种功能芯片以及基于VHDL与FPGA的实现方法进行了讲解;
第9章引见FPGA外围电路——集成运算放大器及其各种应用;
第10章和第11章给出了基于FPGA的综合电子系统设计实例。
2016/4/22 13:30:23 90.97MB FPGA VHDL
1
数电实验组合逻辑电路设计仿真程序multisim程序,已调试,可直接运用
1
数电实验组合逻辑电路设计仿真程序multisim程序,已调试,可直接运用
1
欧阳星明第四版课件第一章基本知识第二章逻辑代数基础第三章A集成门电路第三章B触发器第四章组合逻辑电路第五章同步时序逻辑电路第六章异步时序逻辑电路第七章中规模通用集成电路及使用第八章可编程逻辑器件
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡