modelsim-win64-2019.2-se是最新一款Mentor公司推出的专业的HDL语言仿真软件，提供强大的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
Modelsim全面支持VHDL和Verilog语言的IEEE标准，支持C/C++功能调用，并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
Modelsim全面支持VHDL和Verilog语言的IEEE标准，支持C/C++功能调用，并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
2023/5/17 8:29:06
141B
1
DES加密算法的VHDL以及VERILOG源法度圭表标准及其TESTBENCH
2023/5/10 8:28:52
29KB
1
数电课设，用VHDL做的数字时钟，开拓板芯片型号为Altera的EP4CE6F17C8，时钟具备整点报时，数码管展现，设定功夫，转换计机缘制，复位的成果，有详尽评释，编译器版本为QuartusII18.0
2023/5/5 9:01:36
3.54MB
1
8051IP核Verilog以及VHDL代码全集.DW8051(Verilog版).反向剖解是学习IC方案的捷径，阻滞对于巨匠有帮手！
2023/5/2 23:02:13
66KB
1
法度圭表标准具备卓越的界面，流利的动感。
小球（大名小方块）碰着墙壁以及挫折时会反弹！小球速率可调，法度圭表标准可停息。
其实最末了方案了许多成果，下场上机调试时种种下场，而后回到最最底子的，让小方块动起来，这并不约莫，对于初学者。
EG01板子上残缺工程，VHDL语言编写，代码比力简陋，WHUT推选选这个FPGA课程，很坑（赚）
小球（大名小方块）碰着墙壁以及挫折时会反弹！小球速率可调，法度圭表标准可停息。
其实最末了方案了许多成果，下场上机调试时种种下场，而后回到最最底子的，让小方块动起来，这并不约莫，对于初学者。
EG01板子上残缺工程，VHDL语言编写，代码比力简陋，WHUT推选选这个FPGA课程，很坑（赚）
2023/5/1 23:46:52
1.59MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB