quartusII13.1和modelsim10.1d的破解工具,包含32位和64位,亲测可用。
2024/6/24 16:42:45 648KB models 13 10.1d quartu
1
QuartusII13.0破解文件
2024/6/24 8:40:45 5.63MB Quartu
1
计算机组成原理实验。
quartus2设计的alu的组成图
2024/6/23 17:07:42 112KB alu
1
这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏,工程建立在altera的quartusii上,提供了一种比较好的编程思路,可以根据该程序的思想写出更多的游戏作品。
2024/6/21 15:27:11 10.77MB FPGA 别踩白块儿 游戏
1
基于FPGA在QuartusII上的贪吃蛇游戏
2024/6/21 4:26:14 2.38MB FPGA
1
用verilog写的一个ca码的生成代码,内含quartusII的仿真文件(波形和testbench)。
1
用VHDL语言编写的8*8双端口的SDRAM,利用QuartusII6.0软件,微机及EDA试验箱完成8*8位双端口的SDRAM程序的编写和上机调试,这里是代码。
2024/6/16 17:53:37 15KB EDA
1
数字混频的Veriloag代码,Quartus工程,含testbench仿真。
程序设计系统时钟5MHz,625kHz的输入信号与625kHz的本振信号做混频,根据混频原理会得到1.25MHz的和频信号与0Hz(直流),将直流滤除掉得到1.25MHz的有效信号。
2024/6/13 21:10:11 5.14MB FPGA Quartus Verilog
1
验证可以在win10下破解quartusii13.1的。
在其中还附带了不能破解的破解器13.0,做为参考。
破解器13.0不能解决Error(119013):CurrentlicensefiledoesnotsupporttheEP4CE10F17C8device问题,13.1才能。
2024/6/7 14:52:04 39KB quartus ii13.1
1
quartus11.0FFTIP核的实现modelsim仿真通过
2024/6/4 18:29:50 8.45MB FFT IP核
1
共 262 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡