基于FPGA的常见的集中数字解调技术,基于VHDL语言的常见的数字调制解调技术的仿真实现
2024/2/2 23:21:44 1.09MB 2ask,2fsk
1
本设计的数字钟,要求显示格式为小时—分钟—秒钟,分别在8个七段LED数码管上以动态分时扫描的方式显示。
系统有两个时钟基准,CLK1为4HZ,分频后用来作为计时基准时钟。
CLK2为10KHZ,用来作为扫描基准时钟,分频后作为百分秒计时时钟。
2024/1/30 4:15:45 171KB vhdl 数字钟
1
DigitalSystemDesign中文版电子书猪饲国夫.本多中二著对于数字系统VHDL存储系统进行系统说明
2024/1/27 13:26:44 22.57MB 数字系统
1
此设计为十字路口交通灯,主干道支干道各红黄绿三个信号灯分为四个状态
2024/1/24 8:52:27 3.57MB VHDL VHDL状态机 交通灯 数电课程设计
1
基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现
1
WilliamStallings的计算机结构中的CPU设计,体现微指令与微操作思想。
可以实现四则运算,分支跳转,逻辑运算等常见功能。
包含各个模块的VHDL文件,总元件图,实验报告(Chinglish...),波形仿真等。
使用时请自行重新例化元件。
2024/1/22 4:15:48 349KB FPGA CPU VHDL
1
Bin_Hex.exe能实现bin和hex文件的相互转换在VHDL设计rom表数据的时候有用
2024/1/21 1:56:49 205KB bin hen 格式
1
基于FPGA的数字密码锁,包括VHDL语言,硬件电路及仿真
2024/1/19 16:13:16 626KB fpga digital lock
1
基于VHDL语言的FIR滤波器设计期末大作业满分
2024/1/19 13:36:22 1.2MB VHDL FIR滤波器
1
利用VHDL代码编写ad9826的驱动,使用的软件是quarter25。
0
2024/1/19 9:41:49 6KB AD9826 VHDL 驱动
1
共 442 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡