WIN10+VS2017情景下编译nginx-1.12及rtmpmodule备忘中用到的资源包，外面搜罗交织情景货物MSYS-1.0.11.exe以及民间编译的OpenSSL-1_1_0h的动态库及头文件，博文地址：https://blog.csdn.net/xinxinsky/article/details/79838769
2023/3/26 13:04:03
18.58MB
1
co妹妹ons-codec-1.3.jar；
co妹妹ons-httpclient-3.0.jar；
co妹妹ons-logging.jar
co妹妹ons-httpclient-3.0.jar；
co妹妹ons-logging.jar
2023/3/26 13:12:23
325KB
1
unity3d智能侵略源码，内附带详尽评释。
舒适揭示:导入unity3d资源包时，路途不能带中文，也不要放桌面。
舒适揭示:导入unity3d资源包时，路途不能带中文，也不要放桌面。
2023/3/24 6:56:20
13.16MB
1
搜罗配景的SpringBoot工程，前真个页面，以及nginx-1.13.8的资源包，运行前请先浏览readme.txt。
2023/3/24 1:49:25
35.03MB
1
使用阐发1，官网下载地址https\://services.gradle.org/distributions/gradle-3.3-all,不合版本变更版本号就可，官网下载不告成的，嫌官网下载速率慢的，能够直接在这里下载2，更多版本gradle*.zip资源包拜望https://editor.csdn.net/md/?articleId=107882711，若有需要可当唱功具收藏。
这里相持并且免积分下载，若有需要积分能够博客下留言邮箱
这里相持并且免积分下载，若有需要积分能够博客下留言邮箱
2023/3/22 12:42:25
136.36MB
1
本设计是采用EDA技术设计的一种8B/10B编解码电路,实现了在高速的串行数据传输中的直流平衡。
利用verilogHDL逻辑设计语言，经过modelsim、quartusII的仿真和下载验证，实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用VerilogHDL描述、modelsim10.2a进行功能仿真、QuartusII13.1进行FPGA逻辑综合和适配下载，最初在Alter公司的CycloneIVE的芯片EP4CE6F17C8上实现并完成测试。
资源包中附有quartusII的项目文件和代码,直接打开即可使用。
利用verilogHDL逻辑设计语言，经过modelsim、quartusII的仿真和下载验证，实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用VerilogHDL描述、modelsim10.2a进行功能仿真、QuartusII13.1进行FPGA逻辑综合和适配下载，最初在Alter公司的CycloneIVE的芯片EP4CE6F17C8上实现并完成测试。
资源包中附有quartusII的项目文件和代码,直接打开即可使用。
2023/3/13 4:33:55
3.88MB
1
BUPT，面向对象程序设计C++-平时作业+期末大作业整合资源包（计算机学院-大二下）大作业为：单词消弭游戏
2023/3/8 21:39:56
18.24MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB