【摘要】文章首先引见CORDIC算法双曲系统的基本原理及其计算模式,对COEDIC内核及前处理单元做了详细分析。
【关键词】坐标旋转数字诗算方法;
指数函数;
流水线
2015/6/21 1:40:02 193KB CORDIC算法 指数运算 FPGA
1
《超标量处理器设计》讲述超标量(SuperScalar)处理器的设计,现代的高功能处理器都采用了超标量结构,大至服务器和高功能PC的处理器,小至平板电脑和智能手机的处理器,无一例外。
《超标量处理器设计》以超标量处理器的流水线为主线展开内容介绍。
《超标量处理器设计》主要内容包括超标量处理器的背景知识、流水线、顺序执行和乱序执行两种方式的特点;
Cache的一般性原理、提高Cache功能的方法以及超标量处理器中的Cache,尤其是多端口的Cache;
虚拟存储器的基础知识、页表、TLB和Cache加入流水线后的工作流程;
分支预测的一般性原理、在超标量处理器中使用分支预测时遇到的问题和解决方法以及如何在分支预测失败时对处理器的状态进行恢复;
一般的RISC指令集体系的简单介绍;
指令解码的过程,尤其是超标量处理器中的指令解码;
寄存器重命名的一般性原理、重命名的方式、超标量处理器中使用寄存器重命名时遇到的问题和解决方法以及如何对寄存器重命名的过程实现状态恢复;
指令的分发(Dispatch)和发射(Issue)、发射过程中的流水线、选择电路和唤醒电路的实现过程;
处理器中使用的基本运算单元、旁路网络、Cluster结构以及如何对Load/Store指令的执行过程进行加速;
重排序缓存(ROB)、处理器状态的管理以及超标量处理器中对异常的处理过程;
经典的Alpha21264处理器的介绍。
在本书中使用了一些现实世界的超标量处理器作为例子,以便于读者加深对超标量处理器的理解和认识。
《超标量处理器设计》可用作高等院校电子及计算机专业研究生和高年级本科生教材,也可供自学者阅读。
2021/9/17 23:47:37 51.02MB 处理器
1
机械臂自动机构的积极作用正日益为人们所认识,它能部分地代替人的劳动并能达到生产工艺的要求,遵循一定的程序、时间和位置来完成工件的筛选与传送。
因为它能大大地改善工人的劳动条件,加快实现工业生产机械化和自动化的步伐,因此,遭到各先进单位的重视并投入了大量的人力物力加以研究和应用,尤其在高温、高压、粉尘、噪声的场合,应用得更为广泛。
在我国,近代几年来也有较快的发展,并取得一定的成果,遭到各工业部门的重视。
在生产过程中,经常要对流水线上的产品进行分拣,本课程设计我们利用可编程技术,结合相应的硬件装置,控制机械手完成各种动作。
2022/9/7 8:21:01 755KB 组态王 机械手 设计
1
JAMStack样板使用此默认样板启动您的项目。
这个启动器随附次要的Gatsby配置文件,是React的杰出应用程序生成器。
与Typescript集成以进行类型检查,并与Jest集成以进行单元测试。
通过内置的CircleCI和Netlify提供流畅的开发经验和CI/CD管道。
:rocket:快速开始克隆此仓库#clonethisrepoviagithublinkgitclonehttps://github.com/tripheo0412/jamstack-typescript-boilerplate.git安装所有软件包使用yarn/npm安装cdjam
2022/9/6 19:12:32 916KB boilerplate circleci typescript gatsby
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器,支持数据处理(包括乘除法),数据传送,子程序调用,中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关,并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2017/2/9 18:39:14 3.43MB 微机原理 CPU 硬件描述语言 Tomasulo
1
流水线方式的FFT实现,边村边读,速度最快,仿真经过!!!,可以作为多点数FFT程序开发的参考~~
2019/2/13 2:12:33 657KB FPGA、Verilog Hdl
1
为了克服基于传统查表法实现DDS方法占用存储单元多、运算速度和精度较低等缺陷,重点研究并实现了基于CORDIC算法的线性调频信号产生方法。
采用Verilog硬件描述言语设计实现了基于CORDIC算法的流水线式直接数字合成器(DDS),结合线性调频信号的相位调制函数,实现了线性调频信号的硬件产生。
ModelSim上RTL仿真结果验证了该方法的正确性。
2018/8/25 3:30:45 863KB 工程技术 论文
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器,支持数据处理(包括乘除法),数据传送,子程序调用,中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关,并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2015/9/18 19:23:53 3.42MB Cache
1
包括流水线,用一个移位寄存器和一个加法器就能完成乘以3的操作。
但是乘以15时就需要3个移位寄存器和3个加法器(当然乘以15可以用移位相减的方式)。
有时候数字电路在一个周期内并不能够完成多个变量同时相加的操作。
所以数字设计中,最保险的加法操作是同一时辰只对2个数据进行加法运算,最差设计是同一时辰对4个及以上的数据进行加法运算。
如果设计中有同时对4个数据进行加法运算的操作设计,那么此部分设计就会有危险,可能导致时序不满足。
2020/11/15 19:45:05 80KB verilog 乘法器 数字集成
1
JNPF框架可视化使用搭建通过可视化的方式,低代码构建各类表单和业务流转流程,支持ERP、OA、CRM等系统快速搭建,实现企业使用定制化开发,满足企业多样性需求。
一键双端发布使用搭建时触发编译到部署的完整流水线。
一键发布至PC、移动端,随时随地安全访问企业使用,数字化便捷办公。
使用生命周期管理使用创建、使用搭建、使用开发、使用发布、使用卸载一站式管理,全面跟踪监控使用使用情况。
企业组织权限管控支持可分级管理的公共基础服务,打通钉钉、企业微信,一键导入组织架构,统一管理企业人员权限与流程权限。
2020/6/26 15:48:55 317.62MB JNPF 低代码 springboot
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡