非常详细的资料，介绍了FPGA的DDS技术，文档内有verilog的源代码，可以直接使用，非常适合初学者，快点下载吧。
2024/5/8 7:40:19
2.38MB
1
EPM240CPLDUART串口通信verilogQuartusii工程源码,逻辑芯片为EPM240T100C5,quartusii10.1逻辑源码工程文件，verilog上电蜂鸣器响一声，3个LED灯闪烁，然后串口数据收发，串口波特率11520，1起始位8数据位1停止位，数据通信协议：发送55F101(DATA)FF32路GPIO中的一路输出高，接收数据返回：AAAABBCCDD完整的quartusii10.1工程文件，可以做为你的设计参考。
2024/5/7 0:44:01
588KB
1
使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器，并使用Modelsim进行仿真。
2024/5/3 20:25:36
5.89MB
1
这是一个简单的8位CPU设计，基于verilogHDL语言，在一个模版上进行修改得到的版本，适合于初学者学习使用
2024/5/3 4:08:25
494KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB